Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0550028B2 - - Google Patents
[go: Go Back, main page]

JPH0550028B2 - - Google Patents

Info

Publication number
JPH0550028B2
JPH0550028B2 JP62127745A JP12774587A JPH0550028B2 JP H0550028 B2 JPH0550028 B2 JP H0550028B2 JP 62127745 A JP62127745 A JP 62127745A JP 12774587 A JP12774587 A JP 12774587A JP H0550028 B2 JPH0550028 B2 JP H0550028B2
Authority
JP
Japan
Prior art keywords
data
pattern
land
lands
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62127745A
Other languages
Japanese (ja)
Other versions
JPS63291496A (en
Inventor
Kenji Shimizu
Keiichiro Imaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP62127745A priority Critical patent/JPS63291496A/en
Publication of JPS63291496A publication Critical patent/JPS63291496A/en
Publication of JPH0550028B2 publication Critical patent/JPH0550028B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ライン及びランドから構成された導
体回路を有するプリント配線板、及びこのプリン
ト配線板を製造する場合に必要とされるパターン
フイルムの元になるパターンフイルム作成用
CADデータの不要ランド削除方法に関するもの
である。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a printed wiring board having a conductor circuit composed of lines and lands, and a pattern film required for manufacturing this printed wiring board. For creating the original pattern film
This relates to a method for deleting unnecessary lands from CAD data.

(従来の技術) プリント配線板上に必要な導体回路を形成する
ためには、どのような方法を取るにしても、当該
導体回路の元になるものがなければならない。通
常、この導体回路の元になるものとしては、導体
回路に対応するもの、すなわちパターンを描いた
パターンフイルムが使用されている。このパター
ンフイルムを作成するのは、与えられた回路図か
らパターンフイルムのさらに元となるパターン設
計図を作成しなければならない。つまり、プリン
ト配線板に必要な導体回路を形成するためには、
まず回路図からパターン設計図を作成し、このパ
ターン設計図からさらにパターンフイルムを作成
する必要があるのであり、このパターンフイルム
を利用することによつて、ようやくプリント配線
板上に必要な導体回路を形成することができるの
である。
(Prior Art) In order to form a necessary conductor circuit on a printed wiring board, no matter what method is used, there must be a source for the conductor circuit. Usually, a material corresponding to the conductive circuit, that is, a pattern film on which a pattern is drawn, is used as the source of the conductive circuit. To create this pattern film, it is necessary to create a pattern design drawing, which is the basis of the pattern film, from a given circuit diagram. In other words, in order to form the conductor circuits necessary for printed wiring boards,
First, it is necessary to create a pattern design drawing from the circuit diagram, and then create a pattern film from this pattern design drawing.By using this pattern film, it is finally possible to create the necessary conductor circuits on the printed wiring board. It can be formed.

また、通常プリント配線板パターンフイルムデ
ータ作成方法として、概略次のような方法が採ら
れている。まず、与えられた回路図から部品の配
置やパターンのレイアウトを考慮しながら、作業
者がパターン設計図を作成する。このパターン設
計図のチエツクを行なつて修正した後に、パター
ンフイルム作成用データをCADシステム(デジ
タイザーを含むシステム)を利用して作成し、こ
のパターンフイルムを作成するのである。
Generally, the following method is generally adopted as a method for creating printed wiring board pattern film data. First, an operator creates a pattern design drawing from a given circuit diagram while considering the placement of parts and the layout of the pattern. After checking and correcting this pattern design drawing, data for creating a pattern film is created using a CAD system (a system that includes a digitizer), and this pattern film is created.

このCADシステムによつてパターンフイルム
作成用データを作成する方法についてもう少し具
体的に説明すると次の通りである。一般に、パタ
ーンフイルム作成用データは、プリント配線板上
の実装されるべき部品に対応したデータ、すなわ
ち第10図に示すような部品ランドデータ(使用
される部品が決まれば自動的に決定されるデータ
である)と、この部品のプリント配線板上に対す
る位置を決定するデータ、すなわち第11図に示
すような原点座標データとからなる登録データが
使用される。部品ランドデータは、実装される部
品の端子が接続されるプリント配線板上のランド
を形成するためのものであり、部品の基準ランド
からの他のランドまでの相対座標と、ランドの大
きさを決定するランド径を示すデータを有してい
る。また、原点座標データは、上述した部品ラン
ドデータの基準ランドの位置を絶対座標で示した
ものである。そして、前述したCADシステムは、
部品ランドデータと原点座標データとからなる登
録データを演算処理することにより、部品実装を
行なうための多数ランドを自動的に数値化して発
生させるのである。
A more specific explanation of the method for creating pattern film creation data using this CAD system is as follows. In general, pattern film creation data is data corresponding to components to be mounted on a printed wiring board, that is, component land data (data that is automatically determined once the components to be used are determined) as shown in Figure 10. Registration data consisting of data for determining the position of this component on the printed wiring board, that is, origin coordinate data as shown in FIG. 11, is used. Component land data is used to form lands on the printed wiring board to which terminals of components to be mounted are connected, and includes the relative coordinates from the component reference land to other lands and the size of the lands. It has data indicating the land diameter to be determined. Further, the origin coordinate data indicates the position of the reference land of the above-mentioned component land data in absolute coordinates. The CAD system mentioned above is
By arithmetic processing of registration data consisting of component land data and origin coordinate data, multiple lands for mounting components are automatically digitized and generated.

ところで、多層のプリント配線板を作成するに
は、外層となる部分はもとより、内層となる部分
においてもパターンを形成する必要があり、しか
もこれら各層のパターンはスルーホールで電気的
に接続する必要があるから、互いに関連した位置
関係を有するように形成される。これらの内、外
層のパターンフイルム作成用データを作成する場
合には、上述したように部品穴用の各ランドデー
タはCADシステムに登録されている部品データ
より自動的に発生される。これは部品用ランドを
1つずつデジタイザーなどで入力すると作業時間
が長くなりかつ入力ミスなどによるデータの不具
合の発生する可能性があり、また部品個々の規格
が違う場合(インチ部品、ミリ部品)入力には多
大な手間が必要となるからである。一方、内層の
パターンフイルム作成用データを作成する場合も
前記外層の場合と同じ理由により登録部品データ
より自動的に全ランドを発生している。
By the way, in order to create a multilayer printed wiring board, it is necessary to form patterns not only in the outer layer but also in the inner layer, and the patterns in each layer must be electrically connected with through holes. Therefore, they are formed to have a mutually related positional relationship. When creating data for creating a pattern film for the outer layer among these, as described above, each land data for component holes is automatically generated from component data registered in the CAD system. This is because inputting each component land one by one using a digitizer etc. increases the work time, and there is a possibility of data errors due to input errors.Also, if the specifications of each component are different (inch parts, metric parts) This is because input requires a great deal of effort. On the other hand, when creating data for creating a pattern film for the inner layer, all lands are automatically generated from registered component data for the same reason as for the outer layer.

しかし、基板の最外層パターンでは、第8図に
示すように、導通用スルホールにはランドが必要
であるが、内層では第9図に示すように、導通さ
せるパターンが存在する場合のみランドが必要な
だけである。つまり、一般に、ランドはスルーホ
ールとの導通をとる場合と、半田付時の半田のり
を良くする場合という2つの目的に使用されるも
のであるが、内層においてはスルーホールとの導
通をとる場合にのみ必要なだけである。
However, in the outermost layer pattern of the board, as shown in Figure 8, a land is required for the conductive through-hole, but in the inner layer, as shown in Figure 9, a land is required only when there is a conductive pattern. It's just that. In other words, lands are generally used for two purposes: to establish continuity with through-holes, and to improve solder paste during soldering, but in the inner layer, they are used to establish continuity with through-holes. It is only necessary for

従つて、前記方法で自動的に作成した内層パタ
ーンフイルム作成用データには不要なランドが数
多く存在することになるのである。そして、この
不要ランドは、ドリルによる穴明け加工時に、ド
リルを不必要に摩耗させ、また内層パターン内で
のランドとパターンのシヨートという重大な不具
合の要因となつている。
Therefore, there are many unnecessary lands in the inner layer pattern film creation data automatically created by the method described above. This unnecessary land unnecessarily wears out the drill during drilling using a drill, and also causes serious problems such as shorting between the land and the pattern within the inner layer pattern.

(発明が解決しようとする問題点) 本発明は、以上のような実状に鑑みてなされた
もので、その解決しようとする問題点は多層プリ
ント配線板の内層に形成される不要部品穴ランド
によるプリント配製板の穴明け加工時におけるド
リルの摩耗と内層パターン内でのランドとパター
ンのシヨートである。
(Problems to be Solved by the Invention) The present invention has been made in view of the above-mentioned circumstances, and the problems to be solved are caused by unnecessary component hole lands formed in the inner layer of a multilayer printed wiring board. Drill wear during drilling of printed distribution boards and shorting of lands and patterns within the inner layer pattern.

(問題点を解決するための手段) 以上の問題点を解決するために本発明が採つた
手段は、 「与えられた回路図から多層プリント配線板の
各層にランド及びラインからなるパターンを形成
するためのパターン設計図を作成し、このパター
ン設計図から形成したパターンフイルム作成用デ
ータを使用して前記多層プリント配線板上のパタ
ーンを形成するためのパターンフイルムを作成す
るにあたつて、前記パターンフイルム作成用デー
タの部品穴用ランドデータを登録部品データより
自動的に全ランドを発生させ、パターンデータ完
成後、内層用パターンフイルム作成データのみラ
ンドの中心座標と半径とからなるランドデータ
と、前記ラインの端点の座標とその半径及びこれ
ら端点が連続していることを示すデータとからな
るラインデータとに分解し、前記パターン設計図
を所定の区画に分解し、この区画内に入る前記ラ
ンドデータ、ラインデータを当該区毎に記憶し、
この区画内に入る1つの前記ランドデータと同じ
区画内に入る他の1つの前記ラインデータを1組
ごとに選択して両者間の距離を算出し、この算出
された距離から内層ランドが他のパターンと接続
しているかを判断し、接続がない内層ランドは前
記パターンフイルム作成用データから前記ランド
データを削除することを特徴とする多層基板にお
ける削除方法」 である。
(Means for Solving the Problems) The means taken by the present invention to solve the above problems are as follows: ``A pattern consisting of lands and lines is formed on each layer of a multilayer printed wiring board from a given circuit diagram. When creating a pattern film for forming a pattern on the multilayer printed wiring board using the pattern film creation data formed from the pattern design diagram, The land data for component holes in the film creation data is automatically generated for all lands from the registered component data, and after the pattern data is completed, only the inner layer pattern film creation data is generated, including the land data consisting of the center coordinates and radius of the land, and the land data as described above. Decomposes the pattern design into line data consisting of the coordinates of the end points of the line, its radius, and data indicating that these end points are continuous, and decomposes the pattern design drawing into predetermined sections, and the land data that falls within the sections. , memorize line data for each ward,
One set of land data that falls within this section and another set of line data that falls within the same section are selected, the distance between them is calculated, and from this calculated distance, the inner land is A deletion method for a multilayer board, characterized in that it is determined whether or not the land is connected to a pattern, and for inner land lands that are not connected, the land data is deleted from the pattern film creation data.

次に、本発明の原理を図面を使用して概略的に
説明する。この発明において使用される原理は次
の通りである。この発明の基本的な考え方は第3
図に示した様なプリント配線板上のパターン(導
体回路)を、第4図のイ及びロに示す様に円(ラ
ンド10)と、両端が半円状または角状になつた
帯(真正ライン20、パツド)としてとらえると
にある。このようにパターンを考えれば、どのよ
うな複雑なパターンであつても、上記の円(ラン
ド10)と帯(真正ライン20、パツド)との組
み合わせによつて確実にパターンを実現すること
ができるのである。
Next, the principle of the present invention will be schematically explained using the drawings. The principle used in this invention is as follows. The basic idea of this invention is the third
The pattern (conductor circuit) on the printed wiring board as shown in the figure is divided into a circle (land 10) and a band with semicircular or square ends (true If you think of it as line 20 (padded), then it is. If you think of a pattern in this way, no matter how complex the pattern is, you can reliably realize the pattern by combining the circle (land 10) and the band (true line 20, padded) described above. It is.

第3図に示した様なパターンをプリント配線板
上に形成する場合を例に採つて説明すると、まず
このパターンを電子部品の端子が挿入されたりス
ルホールが形成されたりする個所としてのランド
10と、これらのランド10を電気的に接続する
パターンとしての真正ライン20とに分割して考
える。この場合、真正ライン20が折れ曲つてい
る場合には、その折れ曲つた部分から別の真正ラ
インが延びているものとするのである。第3図に
示したパターンにあつては、2個のランド10と
3本の真正ライン20から構成されている。
Taking as an example the case where a pattern as shown in FIG. 3 is formed on a printed wiring board, this pattern is first used as a land 10 where a terminal of an electronic component is inserted or a through hole is formed. , and a true line 20 as a pattern for electrically connecting these lands 10. In this case, if the true line 20 is bent, another true line is assumed to extend from the bent part. The pattern shown in FIG. 3 is composed of two lands 10 and three true lines 20.

ランド10と真正ライン20とをそれぞれ別々
に取り出して示したのが第4図イ及びロである。
ランド10と真正ライン20の数値化法として、
まずランド10においてはその中心座標とランド
10自体の半径で現し、真正ライン20では、当
該真正ライン20の端点の座標と当該真正ライン
20の太さ(あるいは巾)及び両端点が連絡して
いることを示すデータによつて現すことによつ
て、ランド10と真正ライン20を提供する各デ
ータをベクトル量からなるデータとして使用する
ものなのである。
Figures 4A and 4B show the land 10 and true line 20 separately.
As a numerical method for land 10 and true line 20,
First, for the land 10, it is represented by its center coordinates and the radius of the land 10 itself, and for the true line 20, the coordinates of the end point of the true line 20, the thickness (or width), and both end points of the true line 20 are connected. By representing this with data indicating this, each data providing the land 10 and the true line 20 can be used as data consisting of vector quantities.

以上のようなベクトルデータを使用して各内層
ごとにベクトルデータを区画分けし、各区内のラ
ンド10とラインの交わりを電算機を用いて算出
し、少なくとも1つのラインとの交わりがないラ
ンド10データをフイルム作成用データから削除
することによつて、孔明け加工時のドリル摩耗低
減及び製造工程におけるランド10とパターンの
短絡防止を効果的に行うことができる。
Using the above vector data, divide the vector data into sections for each inner layer, use a computer to calculate the intersection of lands 10 and lines in each section, and select lands 10 that do not intersect with at least one line. By deleting the data from the film production data, it is possible to effectively reduce wear on the drill during drilling and prevent short circuits between the land 10 and the pattern during the manufacturing process.

(実施例) 次に本発明について図面を参照しながら詳細に
説明する。第1図は特許請求の範囲に対応した図
面であり、本発明に係る手順が順を追つて示して
ある。この第1図は第2図の手順Cから手順Eに
至る部分に対応するものである。第2図に示した
手順は回路図からパターンフイルムを形成する場
合の手順を示したもので、手順Aにおいて必要な
電子部品を組み合わせて電気的に接続した回路図
を通常の設計の方法で作成する。
(Example) Next, the present invention will be described in detail with reference to the drawings. FIG. 1 is a drawing corresponding to the scope of the claims, and shows the steps according to the present invention in order. This FIG. 1 corresponds to the portion from step C to step E in FIG. 2. The procedure shown in Figure 2 shows the procedure for forming a pattern film from a circuit diagram. In step A, a circuit diagram in which necessary electronic components are combined and electrically connected is created using a normal design method. do.

このように作成した回路図から電子部品の大き
さ及び位置、プリント配線板の大きさ及びそれに
配置される各種電子部品等のレイアウトを考慮し
ながら手順Bにおいてパターン設計図を作成す
る。その後、デジタイザーを使用したり、演算処
理によつてパターンフイルムを容易に形成できる
ように手順Cにおいてパターン設計図からパター
ンフイルム作成用データを作成する。この時、全
ての部品の内層にランド10を一事的に発生させ
ておく。
From the circuit diagram created in this way, a pattern design drawing is created in Step B while taking into consideration the size and position of the electronic components, the size of the printed wiring board, and the layout of various electronic components arranged thereon. Thereafter, in step C, data for creating a pattern film is created from the pattern design drawing so that the pattern film can be easily formed using a digitizer or by arithmetic processing. At this time, lands 10 are generated on the inner layers of all parts at once.

そして、手順Dにおいて不要な内層ランド10
を削除する。さらに不要ランド10削除後のデー
タよりEにおいて、自動作図装置を使用してパタ
ーンフイルムを形成するのである。
Then, in step D, the unnecessary inner layer land 10
Delete. Furthermore, a pattern film is formed using an automatic drawing device at step E based on the data after unnecessary lands 10 have been deleted.

本発明の方法は、第2図に示した以上の手順D
に当る部分であるが、このことを第1図〜第9図
を使用して詳細に説明する。まず第1図の手順a
においては、回路図を基にして作成されたパター
ン設計図から、ランド10と真正ライン20をデ
ジタイザー等を使用して数値化する。このとき全
ての部品の内層にランド10を一事的に全て発生
させておく。この場合、各ランド10及び真正ラ
イン20は上述したようにランド10の中心座標
と半径とからなる真正ライン20データとに分解
して数値化するのである。
The method of the present invention includes the above steps D shown in FIG.
This will be explained in detail using FIGS. 1 to 9. First, step a in Figure 1
In this step, the lands 10 and true lines 20 are digitized using a digitizer or the like from a pattern design drawing created based on a circuit diagram. At this time, all lands 10 are generated on the inner layers of all parts at once. In this case, each land 10 and true line 20 are decomposed into true line 20 data consisting of the center coordinates and radius of the land 10 and converted into numerical values, as described above.

次に、手順bにおいて前述したベクトルデータ
を各層ごと一定区画ごとに分割し、記憶させてお
く。そして手順c,d,eにおいて各層一定区画
内の一組のランド10と真正ライン20が交わる
かの演算処理を全ての組、全ての内層で行い、パ
ターンと交わりのあるランド10を探索し記憶す
る。そして、手順fにおいてランド10以外のデ
ータをパターンフイルム作成用データより削除す
る。その交わりのあるランドデータ以外のランド
データの削除例を第5図〜第9図に示した。第5
図〜第7図は4層プリント基板の断面図例を示し
たものである。
Next, in step b, the vector data described above is divided into predetermined sections for each layer and stored. Then, in steps c, d, and e, calculation processing to determine whether a set of lands 10 and the true line 20 intersect in a certain section of each layer is performed for all sets and all inner layers, and lands 10 that intersect with the pattern are searched and stored. do. Then, in step f, data other than land 10 is deleted from the pattern film creation data. Examples of deletion of land data other than the intersecting land data are shown in FIGS. 5 to 9. Fifth
7 to 7 show examples of cross-sectional views of a four-layer printed circuit board.

第5図においては部品穴を作成すると、自動的
に第1、第2、第3及び4層にランド10が自動
発生するCADシステムでデータを作成したもの
である。その後、パターンデータを作成した図が
第6図である。この第6図において、第3層のラ
ンド10にはパターンがつながつていない。した
がつて、この段階でフイルム作成用データから第
3層の孤立ランド10を削除する。削除した図が
第7図であり、孤立ランド10探索法は前述した
通りである。
In FIG. 5, data was created using a CAD system that automatically generates lands 10 in the first, second, third, and fourth layers when a component hole is created. FIG. 6 shows the pattern data created after that. In FIG. 6, no pattern is connected to the lands 10 of the third layer. Therefore, at this stage, the isolated land 10 of the third layer is deleted from the film production data. The deleted figure is FIG. 7, and the method of searching for the isolated land 10 is as described above.

次に、各層の状態を平面的に表示した例を第8
図及び第9図に示した。第8図は、部品穴に対応
させて全ての層にランド10を発生させた後パタ
ーンデータを作成させた状態のある内層の一部例
である。この第8図中に示したランドA,B,
C,D,E,FのうちC,Dは他のパターンとの
つながりのない孤立ランド10である。したがつ
て、この段階でフイルム作成用データからC,D
の孤立ランド10を削除する。
Next, an example of displaying the state of each layer in a two-dimensional manner is shown in the eighth section.
9 and 9. FIG. 8 is a partial example of an inner layer in which patterns data have been created after lands 10 have been generated in all layers in correspondence with component holes. Lands A, B, shown in FIG.
Among C, D, E, and F, C and D are isolated lands 10 that are not connected to other patterns. Therefore, at this stage, C and D are selected from the film creation data.
Delete isolated land 10.

削除後の状態を第9図に示した。以上の図で示
した孤立ランド10を削除することによつて穴明
け加工時のドリル摩耗の低減及び製造工程におけ
るランド10とパターンの短絡防止を効果的に行
うことができる。
The state after deletion is shown in FIG. By eliminating the isolated lands 10 shown in the above figures, it is possible to effectively reduce drill wear during drilling and prevent short circuits between the lands 10 and the pattern during the manufacturing process.

(発明の効果) 以上の本発明に係る方法によつて得られる効果
を列記してみると、次の通りである。
(Effects of the Invention) The effects obtained by the method according to the present invention described above are listed below.

1 不要内層ランド10を削除することによつて
製造工程におけるドリル摩耗の速度を低減す
る。
1. Reduce the rate of drill wear in the manufacturing process by eliminating unnecessary inner land 10.

2 不要内層ランド10を削除することによつて
削除する前のランド10とパターン短絡防止に
なる。
2. By removing unnecessary inner layer lands 10, pattern short circuits with lands 10 before removal can be prevented.

3 部品データ作成の際全ての内層にランド10
を付加すれば良く、部品データ作成数が少なく
て済み、データ作成時間の減少になる。
3 Land 10 on all inner layers when creating part data
, the number of parts data to be created is small, and the data creation time is reduced.

4 作成する部品データ数が少なくて済むためデ
ータ作成ミスによる不良が低減される。
4. Since the number of parts data to be created is small, defects due to data creation errors are reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る方法を説明するための手
順を示したフローチヤート、第2図は回路図から
パターンフイルムを作成するまでの手順を示した
フローチヤート、第3図はランドと真正ラインの
概略構成を示す平面図、第4図はランドと真正ラ
インとを分解して示した平面図、第5図〜第7図
のそれぞれはプリント基板の断面例を示す部分拡
大断面図、第8図及び第9図はプリント基板の層
平面例を示す平面図である。また、第10図は部
品ランドデータの一例を数値化して示した平面
図、第11図は原点座標データを数値化して示し
た平面図、第12図は原点座標と部品ランドとの
関係を示す平面図である。 符号の説明、10……ランド、20……真正ラ
イン。
Fig. 1 is a flowchart showing the procedure for explaining the method according to the present invention, Fig. 2 is a flowchart showing the procedure from creating a pattern film from a circuit diagram, and Fig. 3 is a flowchart showing the procedure for creating a pattern film from a circuit diagram. FIG. 4 is an exploded plan view showing the lands and true lines; FIGS. 5 to 7 are partially enlarged cross-sectional views showing cross-sectional examples of printed circuit boards; FIG. 9 and 9 are plan views showing examples of layer planes of the printed circuit board. Also, Fig. 10 is a plan view showing an example of component land data in numerical form, Fig. 11 is a plan view showing origin coordinate data in numerical form, and Fig. 12 shows the relationship between origin coordinates and component lands. FIG. Explanation of symbols: 10...Land, 20...True line.

Claims (1)

【特許請求の範囲】[Claims] 1 与えられた回路図から多層プリント配線板の
各層にランド及びラインからなるパターンを形成
するためのパターン設計図を作成し、このパター
ン設計図から形成したパターンフイルム作成用デ
ータを使用して前記多層プリント配線板上のパタ
ーンを形成するためのパターンフイルムを作成す
るにあたつて、前記パターンフイルム作成用デー
タの部品穴用ランドデータを登録部品データより
自動的に全ランドを発生させ、パターンデータ完
成後、内層用パターンフイルム作成データのみラ
ンドの中心座標と半径とからなるランドデータ
と、前記ラインの端点の座標とその半径及びこれ
ら端点が連続していることを示すデータとからな
るラインデータとに分解し、前記パターン設計図
を所定の区画に分解し、この区画内に入る前記ラ
ンドデータ、ラインデータを当該区毎に記憶し、
この区画内に入る1つの前記ランドデータと同じ
区画内に入る他の1つの前記ラインデータを1組
ごとに選択して両者間の距離を算出し、この算出
された距離から内層ランドが他のパターンと接続
しているかを判断し、接続がない内層ランドは前
記パターンフイルム作成用データから前記ランド
データを削除することを特徴とする多層基板にお
ける不要ランド削除方法。
1 Create a pattern design drawing for forming a pattern consisting of lands and lines on each layer of a multilayer printed wiring board from a given circuit diagram, and use data for creating a pattern film formed from this pattern design drawing to create the multilayer printed wiring board. When creating a pattern film to form a pattern on a printed wiring board, all lands are automatically generated from the registered component data for land data for component holes in the pattern film creation data, and the pattern data is completed. After that, only the inner layer pattern film creation data is divided into land data consisting of the center coordinates and radius of the land, and line data consisting of the coordinates of the end point of the line, its radius, and data indicating that these end points are continuous. disassemble the pattern design drawing into predetermined sections, and store the land data and line data that fall within the sections for each section;
One set of land data that falls within this section and another set of line data that falls within the same section are selected, the distance between them is calculated, and from this calculated distance, the inner land is A method for deleting unnecessary lands in a multilayer board, characterized by determining whether or not they are connected to a pattern, and deleting the land data of unconnected inner layer lands from the pattern film creation data.
JP62127745A 1987-05-25 1987-05-25 Removal of unnecessary land in multilayered substrate Granted JPS63291496A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62127745A JPS63291496A (en) 1987-05-25 1987-05-25 Removal of unnecessary land in multilayered substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62127745A JPS63291496A (en) 1987-05-25 1987-05-25 Removal of unnecessary land in multilayered substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6182790A Division JPH0773238A (en) 1994-07-11 1994-07-11 Unnecessary land deletion system

Publications (2)

Publication Number Publication Date
JPS63291496A JPS63291496A (en) 1988-11-29
JPH0550028B2 true JPH0550028B2 (en) 1993-07-27

Family

ID=14967637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127745A Granted JPS63291496A (en) 1987-05-25 1987-05-25 Removal of unnecessary land in multilayered substrate

Country Status (1)

Country Link
JP (1) JPS63291496A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5838831B2 (en) * 1979-12-27 1983-08-25 富士通株式会社 Connection line extraction processing method
JPS6219969A (en) * 1985-07-18 1987-01-28 Fujitsu Ltd Method of preparing printed board library by cad

Also Published As

Publication number Publication date
JPS63291496A (en) 1988-11-29

Similar Documents

Publication Publication Date Title
US4907127A (en) Printed circuit board construction and method for producing printed circuit end products
JPH05235493A (en) Electronic structure and printed circuit board
US6678874B1 (en) Computer-aided design (CAD) tool
US4361634A (en) Artwork master for production of multilayer circuit board
JPH0550028B2 (en)
JPH0773238A (en) Unnecessary land deletion system
JPH11143917A (en) Printed circuit board inspection apparatus and method
CA1055164A (en) Multilayer circuit board
JPH1174644A (en) Multilayer printed wiring board and automatic wiring method thereof
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JPS6038878B2 (en) Pattern connection structure of multilayer printed wiring board
JP2521770B2 (en) Printed circuit board pattern wiring method
JP2621506B2 (en) Trim data generation method
JP2776269B2 (en) Printed wiring board design equipment
JP2832618B2 (en) Display method of each data for forming wiring route of printed wiring board
JPH0451868B2 (en)
JPH1166122A (en) Analysis model creation method and storage medium storing the program
JPH01171293A (en) Printed circuit board
JPS6381891A (en) Printed wiring board and method of editing data for making pattern film of the board
JP2864679B2 (en) Placement prohibited area determination method by component placement
JPH10268922A (en) Shortest route search method
JPH0720936Y2 (en) Printed wiring board
JP2000181947A (en) Circuit design method for multi-layer printed wiring board
JPH0642256B2 (en) Automatic wiring method
JPH04162593A (en) Drilling through multilayer printed wiring board and formation of land pattern

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term