JPH0564473B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体を接合部にもつ超伝導素子、即
ち超伝導体−半導体−超伝導体結合素子に関する
ものである。

半導体をバリアとする超伝導素子は、電子に対
するエネルギバリアが低いため、バリア長が長く
できること、半導体に対する電気的制御により超
伝導三端子素子を実現できる可能性を持つことか
ら、多くの試みがなされているが、実用に供する
ものは得られていない。

〔従来の技術〕

例えば第１図に従来の半導体結合超伝導素子の
断面構造を示す。図において、１は半導体基板、
２は超伝導電極、３は電極近端、Ｌは超伝導電極
間隔を示す。これまでに実現されたものでは、半
導体１として単結晶シリコンを用い、拡散又はイ
オン打込みによりｐ形の高濃度化を行つたもので
超伝導電流が得られている。

しかしこの場合、キヤリア濃度は１×10²⁰cm^-3
以上であり、また超伝導電極間隔Ｌも0.1μｍ程度
のものしか実現されていない。キヤリア濃度が
10²⁰cm^-3ではもはや半導体とはいいがたく金属的
であり、トランジスタ又はFET素子のような半
導体としての特徴を活かすことはできない。また
超伝導電極間隔が0.1μｍでは、微細加工技術とし
ても限界に近く、LSIのように素子の製造偏差が
重要な要素となるものでは素子特性をそろえるこ
とは困難となる。また半導体上に第三端子を形成
することも非常に困難である。

ところで、半導体結合超伝導素子の特性は、半
導体中の超伝導拡散長ξ_Nと密接な関係がある。超
伝導近接効果理論によるとξ_Nは半導体のキヤリア
密度をｎ（cm^-3）、その移動度をμ（cm²／Ｖ・Ｓ）
とすると、n^1/3μ^1/2に比例し、通常はξ_Nは0.01〜
0.1μｍのオーダーである。得られる超伝導電流の
最大値はe^-L/〓^Nに比例するため、Ｌがξ_Nより長く
なるとその大きさは急激に小さくなる。即ち、半
導体結合超伝導素子は近距離デバイスであり、第
１図のような平面構造では、有効な超伝導電極間
隔が後退し、近距離３での電極面積がとれず非常
に不利である。また三端子素子ではキヤリア濃度
を小さくすることが望ましく、従つてξ_Nは増々小
さくなるため、このことは重大な影響を与える。
その結果、第１図の構造では超伝導電極間隔が離
れた部分でのアイソレーシヨンがされてないため
この部分での常伝導リーク電流が大きく、良好な
素子特性は得られなかつた。

次に素子の作製方法について述べると、第２図
は従来の作製方法であるが半導体基板１上の全面
に超伝導電極２を蒸着法等により形成した後、光
または電子ビームリソグラフ法によりレジスト５
の一部に必要な素子長Ｌに従つて窓をあけ（第２
図ａ）、その後エツチングにより超伝導電極２を
分離する（第２図ｂ）。ところで半導体結合超伝
導素子ではＬは0.1〜1μｍのオーダであるため、
エツチングを湿式法で行うことはアンダーエツチ
ングのため不可能である。従つてイオンミリン
グ、スパツタエツチングなどのドライエツチング
の方法が採られていた。しかしこれらのドライエ
ツチングでは超伝導電極が除去された後の半導体
基板の表面部６へのダメージが問題となる。半導
体でシリコンのように安定した材料である場合に
はこの影響は少ないが、化合物半導体特にこの素
子の半導体材料として有利な高移動度半導体、例
えばInAs、InSbなどでは、GaAs、InPなどより
さらに“やわらかい”といわれており、組成分離
などのためドライエツチングの際のダメージが大
きい。半導体結合超伝導素子では半導体の移動度
が重要なパラメータであるが、半導体へのダメー
ジは移動度の低下をもたらすため、第１図のよう
な表面は超伝導電流を流す素子では致命的な影響
を与える。またエツチングによる方法では、エツ
チング不完全による超伝導電極の残りが問題とな
るが、これがあると直接この部分による超伝導電
流が流れてしまい目的とする素子は作製できな
い。このため電極エツチングを完全にする必要が
あるが、完全にしようとすればするほどアンダー
エツチあるいはスパツタダメージが大きくなり素
子の作製は不可能であつた。

〔発明が解決しようとする問題点〕

本発明は上述の従来の半導体結合超伝導素子が
超伝導電流を得るのに技術的な条件が厳しく、ま
た常伝導リーク電流が大きいため良好な素子特性
が得られないという問題点を解決する。また、本
発明は従来の半導体結合超伝導素子の製造上の問
題点をも解決する。

〔問題点を解決するための手段〕

本発明は近距離での半導体−超伝導体の接触面
積を大きくとることにより超伝導電流を得るもの
であり、超伝導電極間隔が離れた部分（超伝導電
流に寄与しない相互に離隔した電極部分間）での
アイソレーシヨンを完全にして常伝導リーク電流
をなくし、良好な素子特性を得る。さらにそれら
の作製方法を提供する。

すなわち、本発明の素子は、半導体基板にリツ
ジ部（凸部）を設け、その両壁に超伝導電極を少
なくともその材料の超伝導侵入距離以上の厚みで
形成してなる半導体結合超伝導素子である。

また本発明の製造方法は、リツジ形成部以外の
半導体基板を所定の深さまでエツチングした後、
リツジ部の両壁面に斜め方向から超伝導電極を付
着させた後リフトオフを行う。

以下本発明を実施例により詳細に説明する。

〔実施例〕

第３図は本発明の一実施例である。１は半導体
基板、２は超伝導体（電極）であり、近距離での
半導体−超伝導体接触面積を大きくするためリツ
ジ構造としたものである。即ちリツジ（凸部）の
対面する両壁部４に超伝導電極を設けることによ
り近距離での電極面積を大きくすることができ
る。またこの素子では第１図のものとは異なり、
超伝導電流を半導体の内部に流すため、半導体表
面特有の様々な問題点を除去することができる。

第４図に本発明の素子を作製する一実施例を示
す。これは基本的にはリフトオフ法によるもので
あるが、超伝導薄膜が超伝導であるためにはその
厚みは超伝導侵入距離λ_Lより厚くなければならな
い。このためリフトオフ用のレジスト厚みはさら
に厚くしておく必要があるが、素子長Ｌが0.1μｍ
オーダの場合は、レジスト厚みを大きくすること
は困難である。特にリフトオフに適したポジ形レ
ジストの場合はそうである。以下作製例を詳細に
説明すると、まず半導体基板上に電子ビーム露光
法などにより超伝導電極間隔Ｌに相当する部分だ
けレジスト５を残す。この後半導体基板１を必要
な深さだけエツチングする（第４図ａ）。エツチ
ング深さはＬにもよるが通常0.05〜1μｍ程度行
う。この際通常のリフトオフ法ではレジスト現像
後ポストベークを行わないが、本プロセスではエ
ツチングを行うため必要に応じてポストベークを
行いレジストと半導体との密着性を上げておく。
通常Ｌは0.1μｍ前後であるため、特にエツチング
を湿式で行う場合はレジスト流れが生じるため、
密着性を上げておくことは重要である。もちろん
このエツチングはドライプロセス法によつても可
能である。この場合超伝導電流は従来と異なり半
導体の内部を流れるため、このエツチングによる
半導体へのダメージの影響は小さい。この後超伝
導電極２を蒸着法により形成するが、リツジの両
壁部４に付着させるため斜め蒸着法により順次両
側から行う。特に良好な半導体−超伝導体界面で
の電気特性を得るため半導体の表面の自然酸化膜
または汚れを超伝導電極２を蒸着する前にγfスパ
ツタクリーニング等の方法により除去することが
有効であるが、このクリーニングの後順次続けて
両面から斜め蒸着を行う。この後、リフトオフに
より本発明の素子構造（第３図）を得るが基板の
エツチングの際に生じたアンダーエツチングは、
リフトオフ工程の際一種のオーバハングを与え好
都合である。このため斜め蒸着は真横に近い角度
から行つてもリフトオフを実行することができ
る。このことはより有効にリツジの壁面４に超伝
導電極２を形成することを可能にする。超伝導薄
膜はその材料の超伝導侵入距離λ_L（Pb、Nbで約
500Å程度、形成条件によりより長くなる）より
厚みが薄くなると超伝導体としての特性が悪くな
るため、有効な斜め蒸着によりリツジの壁面に少
なくともλ_Lより厚い十分な厚さで超伝導膜をつけ
ることが、本素子では重要である。この他基板を
エツチングすることは、リフトオフ用レジストの
アスペクト比をみかけ上大きくしリフトオフを容
易にする、基板表面の汚れやプロセス歪を除去す
るなどの効果を持つ他、素子長Ｌをさらに短くす
効果をも持つている。レジストのアスペクト比を
みかけ上上げることは、EBリソグラフイの限界
が0.2μｍ程度であることから意義は大きい。次に
用いる超伝導電極材料についてであるが、超伝導
体としNb（ニオブ）を用いた場合、Pb又は
PInbAu合金などに比べてリフトオフが非常に容
易であることがわかつた。これはNbがかたい材
料（いわゆるリフラクトリメタル）として知られ
ており、レジスト上に形成した場合内部歪が大き
く、レジストを溶解液に侵漬した場合リフトオフ
が容易となるためである。

次に具体的な製造方法の一例を示す。レジスト
としてポジ形のEBレジストを用い、EB露光、現
像した後、ポストベーク、基板エツチングを0.2
〜0.5μｍ行いNbを10^-7torr高台以下の真空下で電
子ビーム蒸着法により1000Å〜3000Å程度両方の
斜め方向から蒸着した後、アセトン中に侵漬し、
必要なら超音波を投入し、リフトオフを行う。Ｌ
が0.1μｍ程度でも、リフトオフの歩留りはほぼ完
全であつた。本発明の方法で、半導体としてｎ−
InAsを用いた場合、キヤリア濃度が２×10¹⁷cm^-3
でＬが0.4μｍ以上、２×10¹⁸cm^-3ではＬが0.6μｍ
以上の素子でも超伝導電流を得ることができた。

次に常伝導電流を除去する素子及び作製方法に
ついて述べる。

第５図は本発明の工程中第４図ａまで行つた後
ひきつづき基板の真上から蒸着法により絶縁膜１
１例えばSiO₂、SiO、Si₃N₄あるいはAl₂O₃を形
成し、（第５図ａ）その後超伝導電極２を斜めに
蒸着した後、リフトオフを行つたものである（第
５図ｂ）。本実施例では絶縁膜の蒸着は真上から
行うため、リツジの壁面４には絶縁膜は蒸着され
ない。半導体と超伝導体の接触が必要なのはリツ
ジの壁面４だけでよく、平坦部はほとんど常伝導
リーク電流を与えるのみであるため、本発明のセ
ルフアライン構造により理想的なリーク電流の除
去が可能となる。同様に第６図のセルフアライン
構造は、絶縁のためにイオン打込みを行つてイオ
ン打込み層１２を形成し（第６図ａ）、斜め蒸着
で超伝導電極２を形成するものである（第６図
ｂ）。打込みイオン種はプロトンのように半導体
を半絶縁化するもの、あるいは使用する基板と反
対の伝導形を与えるものを使用する。後者の場合
リーク電流を与えていた平坦部ではｐ−ｎ接合が
形成されるため、そのポテンシヤルバリア以下の
電圧まで常伝導電流は流れない。またイオン打込
みの後熱処理が必要な場合はレジストとして耐高
温レジストを用いるか、又はレジストのかわりに
SiO₂等の薄膜を用いてリフトオフを行つてもよ
い。超伝導電極の特性を損傷しないリフトオフ用
溶解液が使用できるものならいずれの材料でもよ
い。

第７図ａ，ｂは本発明における他のセルフアラ
イン構造を示す。これはエピタキシヤル膜１３を
用いたもので、基板半導体１は半絶縁性基板又は
エピタキシヤル層と反対の伝導形のもの又は10¹⁵
cm^-3台以下の低キヤリア濃度のものを用いる。但
し反対の伝導形を用いてリーク電流を除去できる
のは使用する半導体により限られる。これは、ｎ
形とｐ形、又は半導体材料によつてシヨツトキバ
リアの高さが異なることを利用する。例えば１３
としてｎ−InAsを用いる場合、半導体基板１と
してｐ−InAsを用いるとｎ−InAsに対するバリ
アは０とされているのに対し、ｐ−InAsは
0.47eVであるため超伝導素子が通常使われる数
十ｍＶの電圧範囲ではｐ−InAsと超伝導電極が
接触している部分からのリーク電流は除去され
る。なお上記のエピタキシヤル層は同種接合、異
種接合を問わない。

以上は二端子素子の場合について説明した。次
に三端子素子の場合の実施例について述べる。第
８図はその一実施例であるが第７図のエピタキシ
ヤル膜を用いる場合で説明する。エピタキシヤル
膜１３の上部にMESゲート電極又はMISゲート
電極１４を形成し、パターニングを行う（第８図
ａ）。５はそのためのレジストであるが、この後
前述の方法でエツチング、斜め蒸着、リフトオフ
を行つたものが第８図ｂである。その際エピタキ
シヤル層内にあらかじめｐ−ｎ接合を設けておけ
ば、接合形のゲートを形成することができる。も
ちろん三端子素子はこれに限らず、例えば前述の
第５，６，７図の場合についても、基板側に電極
を設けることにより三端子動作を行うことができ
る。

最後に、第５図、第６図、第８図の構成につい
て、その製造方法の特徴をまとめる。

第５図について、半導体をエツチングした後、
ひきつづき、該絶縁膜を上部正面から付着させ、
その後リツジの両壁面に斜めから超伝導電極を付
着させた後リフトオフを行う。

第６図について、半導体をエツチングした後、
ひきつづき、該イオン打込み層形成を上部正面か
ら行い、その後リツジの両壁面に斜めから超伝導
電極を付着させた後リフトオフを行う。

第８図について、ゲート部を形成した後、ひき
つづき、半導体をエツチングし、その後リツジの
両壁面に斜め方向から超伝導電極を付着させ、そ
の後リフトオフを行う。

〔発明の効果〕

以上説明したように、本発明では、近距離での
半導体−超伝導体接触面積を大きくとれることを
可能にし、また常伝導リーク電流を除去できる素
子構造および作製方法であるため優れた半導体結
合超伝導素子を提供することができる。さらに、
本発明による素子構造は第３図〜第８図から明白
なように、平坦化された構造であり、従来のよう
に段部がないので、集積化及び多層構造にする場
合有利である。なお、本発明に用いる半導体材料
及びその内部構造についても本発明の範囲内で
種々変更でき、また各種のものに応用することが
できる。また本発明で示した各実施例を組合せ使
用することも可能である。

【図面の簡単な説明】

第１図及び第２図ａ，ｂは従来の半導体結合超
伝導素子のそれぞれ断面及び製造工程図、第３図
は本発明の半導体結合超伝導素子の第１の実施例
の断面図、第４図ａ，ｂは第３図の素子の製造工
程図、第５図ａ，ｂ、第６図ａ，ｂ、第７図ａ，
ｂ、第８図ａ，ｂはそれぞれ本発明の第２、第
３、第４、及び第５の実施例の製造工程図。 （主な符号）、１……半導体基板、２……超伝
導体（電極）、４……リツジの壁部（面）、５……
レジスト、１１……絶縁膜、１２……イオン打込
み層、１３……エピタキシヤル成長層、１４……
MESゲート電極又はMISゲート電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に凸部が備えられ、該凸部の両壁
   に超伝導電極が形成され、前記超伝導体電極が
   Nb、前記半導体がInAsとすることを特徴とする
   半導体結合超伝導素子。 ２ 前記半導体基板は半絶縁性基板上に設けられ
   た少なくとも一層の半導体層を含むことを特徴と
   する前記特許請求の範囲第１項記載の半導体結合
   超伝導素子。 ３ 半導体基板に凸部が備えられ、該凸部の両壁
   に超伝導電極が形成されていると共に、該凸部及
   びその両壁面以外の半導体表面に絶縁膜が設けら
   れていることを特徴とする半導体結合超伝導素
   子。 ４ 半導体基板に凸部が備えられ、該凸部の両壁
   に超伝導電極が形成されていると共に、該凸部及
   びその両壁面以外の半導体表面にイオン打込み層
   が形成されていることを特徴とする半導体結合超
   伝導素子。 ５ 半導体基板に凸部が備えられ、該凸部の両壁
   に超伝導電極が形成されており、さらに該凸部内
   部に同種または異種半導体材料からなる少なくと
   も一つのｐ−ｎ接合を有することを特徴とする半
   導体結合超伝導素子。 ６ 半導体基板に凸部が備えられ、該凸部の両壁
   に超伝導電極が形成されており、さらに該凸部の
   上部にMIS形またはMES形又は接合形のゲート
   構造を有することを特徴とする半導体結合超伝導
   素子。 ７ 半導体基板の凸部形成部以外の表面を所定の
   深さまでエツチングして凸部を形成するとともに
   アンダエツチングによりレジストオーバハングを
   形成しかつレジスト幅より狭い半導体凸部を形成
   し、該凸部の両壁面に斜め方向から超伝導電極を
   付着させ、その後リフトオフを行うことを特徴と
   する半導体結合超伝導素子の製造方法。