JPH056930B2 - - Google Patents
Info
- Publication number
- JPH056930B2 JPH056930B2 JP61236541A JP23654186A JPH056930B2 JP H056930 B2 JPH056930 B2 JP H056930B2 JP 61236541 A JP61236541 A JP 61236541A JP 23654186 A JP23654186 A JP 23654186A JP H056930 B2 JPH056930 B2 JP H056930B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- electrode
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に入力ゲート保
護回路を有する半導体装置に関するものである。
護回路を有する半導体装置に関するものである。
GaAs半導体は、Siに比べ電子の移動度が数倍
速く、さらに半絶縁性基板を容易に得ることが出
来るため、集積化を図る際に配線−基板間の容量
を低減出来、高速論理動作が可能である。現在、
GaAs素子の集積化はシヨツトキー接合を用いた
MESFETが主流であり、量産化を目指して各所
で精力的な研究がなされているが、
GaAsMESFETのゲートは、静電気などによる
サージが加わつた場合、容易に破壊してしまう欠
点がある。このため従来第２図に示すような入力
保護回路が考えられていた。すなわち、入力端子
１０から抵抗２０を介して電源端子１５から電位
を供給されたシヨツトキーダイオード５，６が接
続され、この接続点が半導体素子の入力端となつ
ている。この回路は、入力端子１０に加わつたサ
ージ電圧の影響を抵抗２０により電流を制限し、
又シヨツトキーダイオード５，６からは電位を決
定し、MESFETのゲートに大電流や大電圧が加
わらないように働いている。
速く、さらに半絶縁性基板を容易に得ることが出
来るため、集積化を図る際に配線−基板間の容量
を低減出来、高速論理動作が可能である。現在、
GaAs素子の集積化はシヨツトキー接合を用いた
MESFETが主流であり、量産化を目指して各所
で精力的な研究がなされているが、
GaAsMESFETのゲートは、静電気などによる
サージが加わつた場合、容易に破壊してしまう欠
点がある。このため従来第２図に示すような入力
保護回路が考えられていた。すなわち、入力端子
１０から抵抗２０を介して電源端子１５から電位
を供給されたシヨツトキーダイオード５，６が接
続され、この接続点が半導体素子の入力端となつ
ている。この回路は、入力端子１０に加わつたサ
ージ電圧の影響を抵抗２０により電流を制限し、
又シヨツトキーダイオード５，６からは電位を決
定し、MESFETのゲートに大電流や大電圧が加
わらないように働いている。
しかしながら、第２図に示す保護回路でサージ
にして効果を得ようとすると、抵抗２０の抵抗値
に高抵抗が必要となり、現在のイオン注入による
抵抗の形成方法では、非常に大きな面積になる
か、又は面積を小さく抑えるためにイオン注入の
ドーズ量を減らすと、そのためにGaAs特有の表
面準位の影響によつて得られる再現性の悪い抵抗
を用いるしかなかつた。
にして効果を得ようとすると、抵抗２０の抵抗値
に高抵抗が必要となり、現在のイオン注入による
抵抗の形成方法では、非常に大きな面積になる
か、又は面積を小さく抑えるためにイオン注入の
ドーズ量を減らすと、そのためにGaAs特有の表
面準位の影響によつて得られる再現性の悪い抵抗
を用いるしかなかつた。
本発明の目的は、入力ゲートをサージから保護
し、かつ保護のためにチツプ面積を増大させない
保護回路をもつ半導体装置を提供することにあ
る。
し、かつ保護のためにチツプ面積を増大させない
保護回路をもつ半導体装置を提供することにあ
る。
本発明の半導体装置は、コレクタ電極が入力端
子に接続されエミツタ電極が出力端子として入力
端となりベース電極が適当にバイアスされたバイ
アス回路に接続されたバイポーラトランジスタ
と、一端が前記出力端子と接続され他端が電源端
子と接続され互にアノード電極とカーソド電極が
逆極性に並列接続された２個のダイオードからな
る回路とを有する入力保護回路を備えることを特
徴とする。
子に接続されエミツタ電極が出力端子として入力
端となりベース電極が適当にバイアスされたバイ
アス回路に接続されたバイポーラトランジスタ
と、一端が前記出力端子と接続され他端が電源端
子と接続され互にアノード電極とカーソド電極が
逆極性に並列接続された２個のダイオードからな
る回路とを有する入力保護回路を備えることを特
徴とする。
本発明の半導体装置構成によれば、入力に正の
サージが加わつた場合カソード電極が電源に接続
されたダイオードにより入力から電源に向かつて
電流が流れ、その電流の大きさはトランジスタの
ベース電流で決定される。また、負のサージが入
つた場合にはアノード電極が電源に接続されたダ
イオードにより電源から入力に向かつて電流が流
れ、MESFETのゲートに負の過電圧が印加しな
いように働きFETのゲートを保護する。この時
の電流値もトランジスタのコレクタ電極とエミツ
タ電極を入れ替えて考えることで正のサージが印
加した時の電流がわかる。
サージが加わつた場合カソード電極が電源に接続
されたダイオードにより入力から電源に向かつて
電流が流れ、その電流の大きさはトランジスタの
ベース電流で決定される。また、負のサージが入
つた場合にはアノード電極が電源に接続されたダ
イオードにより電源から入力に向かつて電流が流
れ、MESFETのゲートに負の過電圧が印加しな
いように働きFETのゲートを保護する。この時
の電流値もトランジスタのコレクタ電極とエミツ
タ電極を入れ替えて考えることで正のサージが印
加した時の電流がわかる。
次に、本発明について図面を参照して説明す
る。
る。
第１図に本発明の一実施例の回路図である。バ
イポーラトランジスタ１はベース電極が抵抗２，
３により一定の電流が流れるようにバイアスさ
れ、コレクタ電極が入力端子１０に接続され、エ
ミツタ電極が出力端子１１に接続されている。こ
のバイポーラトランジスタ１のベース電極にバイ
アスを供給する回路は、電源端子１６，１７の間
に接続された抵抗２，３によつて調整することが
できる。シヨツトキー接合ダイオード５はアノー
ド電極が電源の端子１５に接続され、カソード電
極が出力端子１１に接続され、シヨツトキー接合
ダイオード６はアノード電極が出力端子１５に接
続されカソード電極が電源の端子１１に接続され
ている。いま、入力端子１０にサージが入力した
とすると、正のサージに対しては、ダイオード６
により入力から電源に電流が流れ、負のサージに
対しては、ダイオード５により電源から入力に電
流が流れる。ここで、バイポーラトランジスタ１
はダイオードに流れる電流を制限する働きを持
つ。
イポーラトランジスタ１はベース電極が抵抗２，
３により一定の電流が流れるようにバイアスさ
れ、コレクタ電極が入力端子１０に接続され、エ
ミツタ電極が出力端子１１に接続されている。こ
のバイポーラトランジスタ１のベース電極にバイ
アスを供給する回路は、電源端子１６，１７の間
に接続された抵抗２，３によつて調整することが
できる。シヨツトキー接合ダイオード５はアノー
ド電極が電源の端子１５に接続され、カソード電
極が出力端子１１に接続され、シヨツトキー接合
ダイオード６はアノード電極が出力端子１５に接
続されカソード電極が電源の端子１１に接続され
ている。いま、入力端子１０にサージが入力した
とすると、正のサージに対しては、ダイオード６
により入力から電源に電流が流れ、負のサージに
対しては、ダイオード５により電源から入力に電
流が流れる。ここで、バイポーラトランジスタ１
はダイオードに流れる電流を制限する働きを持
つ。
以上説明したように、本発明による半導体装置
は入力に入つたサージ電圧をバイポーラトランジ
スタ１とシヨツトキー接合ダイオード５，６によ
り充放電させてFETの入力を保護する効果を持
ち、さらにこのゲート保護のための素子が大きく
なることはない。このような入力保護回路は、
GaAsLSIにおいて大負荷を駆動する際にバイポ
ーラトランジスタを用いることにより、
MESFETを用いてSi半導体のBi−CMOSに相当
する回路を構成する入力保護の目的で新たに別の
素子を作製する必要がないため効力を発揮する。
は入力に入つたサージ電圧をバイポーラトランジ
スタ１とシヨツトキー接合ダイオード５，６によ
り充放電させてFETの入力を保護する効果を持
ち、さらにこのゲート保護のための素子が大きく
なることはない。このような入力保護回路は、
GaAsLSIにおいて大負荷を駆動する際にバイポ
ーラトランジスタを用いることにより、
MESFETを用いてSi半導体のBi−CMOSに相当
する回路を構成する入力保護の目的で新たに別の
素子を作製する必要がないため効力を発揮する。
第１図は本発明の一実施例を説明するための回
路図、第２図は従来技術を説明するための回路図
である。 １……バイポーラトランジスタ、５，６……シ
ヨツトキー接合ダイオード、２，３，２０……抵
抗、１０……入力端子、１１……出力端子、１
５，１６，１７……電源端子、１８……節点。
路図、第２図は従来技術を説明するための回路図
である。 １……バイポーラトランジスタ、５，６……シ
ヨツトキー接合ダイオード、２，３，２０……抵
抗、１０……入力端子、１１……出力端子、１
５，１６，１７……電源端子、１８……節点。
Claims (1)
- １ コレクタ電極が入力端子に接続されエミツタ
電極が出力端子として入力端となりベース電極が
適当にバイアスされたバイアス回路に接続された
バイポーラトランジスタと、一端が前記出力端子
と接続され他端が電源端子と接続され互にアーノ
ド電極とカソード電極とが逆極性に並列接続され
た２個のダイオードからなる回路とを有する入力
保護回路を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236541A JPS6390208A (ja) | 1986-10-03 | 1986-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236541A JPS6390208A (ja) | 1986-10-03 | 1986-10-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390208A JPS6390208A (ja) | 1988-04-21 |
| JPH056930B2 true JPH056930B2 (ja) | 1993-01-27 |
Family
ID=17002196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236541A Granted JPS6390208A (ja) | 1986-10-03 | 1986-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6390208A (ja) |
-
1986
- 1986-10-03 JP JP61236541A patent/JPS6390208A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390208A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US4612497A (en) | MOS current limiting output circuit | |
| US5140401A (en) | CMOS ESD protection circuit with parasitic SCR structures | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JP2531818B2 (ja) | 半導体集積回路 | |
| GB1438232A (en) | Semiconductor protective elements | |
| US3562547A (en) | Protection diode for integrated circuit | |
| US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
| US3940683A (en) | Active breakdown circuit for increasing the operating range of circuit elements | |
| JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
| US4845391A (en) | Switching circuits performing thyristor and triac functions | |
| JPH1131948A (ja) | Ｓｒフリップ・フロップ | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| GB2184908A (en) | Voltage limiting circuit | |
| KR970072377A (ko) | 보호 회로 | |
| US4160918A (en) | Integrated logic circuit | |
| JPH056930B2 (ja) | ||
| KR100204375B1 (ko) | 공급 전압원에서 공급되는 집적 회로의 입력을 과 전압으로부터 보호하기 위한 회로 장치 | |
| US4954766A (en) | Power supply circuit and semiconductor integrated circuit device using it | |
| KR0158626B1 (ko) | 전원단자의 정전기 보호회로 | |
| RU2038650C1 (ru) | Интегральная схема запираемого тиристора | |
| JP3313324B2 (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 | |
| JPS59191935A (ja) | 半導体集積回路装置 | |
| JPS6156648B2 (ja) | ||
| JPS602876B2 (ja) | 半導体整流回路 |