Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0587998B2 - - Google Patents
[go: Go Back, main page]

JPH0587998B2 - - Google Patents

Info

Publication number
JPH0587998B2
JPH0587998B2 JP59078453A JP7845384A JPH0587998B2 JP H0587998 B2 JPH0587998 B2 JP H0587998B2 JP 59078453 A JP59078453 A JP 59078453A JP 7845384 A JP7845384 A JP 7845384A JP H0587998 B2 JPH0587998 B2 JP H0587998B2
Authority
JP
Japan
Prior art keywords
layer
wafer
multilayer
surface side
laser chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59078453A
Other languages
Japanese (ja)
Other versions
JPS60223181A (en
Inventor
Shoji Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7845384A priority Critical patent/JPS60223181A/en
Publication of JPS60223181A publication Critical patent/JPS60223181A/en
Publication of JPH0587998B2 publication Critical patent/JPH0587998B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は発光素子、たとえば、端面の共振器端
からレーザ光を出射(発光)する半導体レーザ素
子、あるいはこのような半導体レーザ素子部を有
する集積化光デバイス(OEIC素子)等の発光素
子に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a light emitting device, for example, a semiconductor laser device that emits (emits) laser light from a resonator end of an end face, or an integrated optical device having such a semiconductor laser device portion. Regarding light emitting elements such as devices (OEIC elements).

〔背景技術〕[Background technology]

光通信用光源あるいはデジタルオーデイオデイ
スク、ビデオデイスク等の情報処理装置用光源と
なる半導体レーザ素子については、たとえば、
Semiconductor World,1982年、5月号、25頁
における岡等による“半導体レーザの技術革新”
と題する文献において論じられている。
Regarding semiconductor laser elements that serve as light sources for optical communications or information processing devices such as digital audio disks and video disks, for example,
“Technological innovation in semiconductor lasers” by Oka et al., Semiconductor World, May 1982, p. 25.
Discussed in the literature entitled.

また、先行技術(日経エレクトロニクス、1981
年、9月14日号、138〜152頁:オーデイオ・デイ
スクの要求に応える半導体レーザ:伏木等)に
は、半導体レーザ素子(以下、単にレーザチツプ
とも称する。)は電極を形成したウエハを分断
(劈開)することによつて製造されていること、
そして、前記電極は多層金属構造でかつ主材料と
しては金(Au)が多く使われていることが開示
されている。
In addition, prior art (Nikkei Electronics, 1981
September 14th issue, pp. 138-152: Semiconductor lasers that meet the demands of audio disks: Fushiki et al.) In the semiconductor laser element (hereinafter simply referred to as a laser chip), a wafer on which electrodes are formed is separated ( cleavage);
It is also disclosed that the electrode has a multilayer metal structure, and gold (Au) is often used as the main material.

しかし、この技術は、前記ウエハの分断時に電
極となるAuが延びて引き千切れることによつて
発生した突出Au部分(張り出し電極部分)によ
るシヨート不良、レーザチツプの取扱時の外力に
よる電極の周縁部張り出しによるシヨート不良等
の問題を認識していない。
However, with this technology, shooting defects are caused by protruding Au parts (overhanging electrode parts) that occur when the Au that serves as electrodes stretches and is torn off when the wafer is cut, and the edges of the electrodes are damaged by external force when handling the laser chip. They are not aware of problems such as shot defects due to overhang.

すなわち、従来のこの種のレーザチツプにあつ
ては、その製造時において、つぎに示すような理
由によつて、レーザチツプの一面に設けられた電
極の張り出し現象が生じ易く、pn接合における
シヨートが発生し易くなることが本発明者によつ
てあきらかとされた。
That is, in conventional laser chips of this type, during manufacture, the electrodes provided on one side of the laser chip tend to protrude due to the following reasons, and shorts occur in the pn junction. The inventor has found that this makes it easier.

レーザチツプは100μm前後と厚い基板の主面上
に多層成長層を有する構造となつていて、この多
層成長層の一構成層である活性層の端面からレー
ザ光を出射する構造となつている。そして、少な
くとも一方の電極は前記多層成長層の上面側に設
けられている。この多層成長層上の電極と前記活
性層との距離は、たとえば、4〜5μmと極めて短
い。このため、多層成長層上の電極がレーザチツ
プの周縁から張り出しかつ垂れ下がるようなこと
があると、この張出電極部分はpn接合を跨ぎ異
なる導電形領域に接触し、あるいはpn接合に接
触し、シヨート状態を引き起こすことになる。前
述のように、多層成長層上の電極は展延性に富む
Auによつて形成されていることから、ウエハ分
断時にAuは伸びながら引き千切れ、レーザチツ
プの周縁には張り出し電極部分が発生してまう。
特に、ウエハの分断時、多層成長層部分にダメー
ジを与えないようにするために、ウエハは分断部
分はへの字状に折り曲げられて分断されることか
ら、多層成長層上のAuは引き千切られる状態と
なり、張り出し電極部分は発生し易くなる。ま
た、レーザチツプは真空ピンセツト等によつて取
り扱われるが、この際、真空ピンセツトの接触圧
によつて多層成長層上のAuからなる電極が延び、
レーザチツプの周縁から張り出し電極部分が発生
してしまう。
A laser chip has a structure in which a multilayer growth layer is formed on the main surface of a thick substrate of approximately 100 μm, and the laser beam is emitted from the end face of the active layer, which is one of the constituent layers of the multilayer growth layer. At least one electrode is provided on the upper surface side of the multilayer growth layer. The distance between the electrode on this multilayer growth layer and the active layer is extremely short, for example, 4 to 5 μm. For this reason, if the electrode on the multilayer growth layer overhangs and hangs down from the periphery of the laser chip, this overhanging electrode portion may straddle the pn junction and contact a region of a different conductivity type, or contact the pn junction, resulting in short will cause the condition. As mentioned above, the electrodes on the multilayer growth layer are highly malleable.
Since it is made of Au, the Au stretches and is torn off when the wafer is divided, resulting in an overhanging electrode portion at the periphery of the laser chip.
In particular, when cutting a wafer, the wafer is folded in a curved shape to prevent damage to the multilayer growth layer, so the Au on the multilayer growth layer is torn into pieces. This results in a state where the overhanging electrode portion is likely to occur. In addition, the laser chip is handled with vacuum tweezers or the like, and at this time, the contact pressure of the vacuum tweezers causes the electrodes made of Au on the multilayer growth layer to extend.
An electrode portion protrudes from the periphery of the laser chip.

〔発明の目的〕[Purpose of the invention]

本発明の目的は電極によるシヨート不良の発生
が少ない品質の優れた発光素子を提供することに
ある。
An object of the present invention is to provide a light-emitting element of excellent quality in which shot defects due to electrodes are less likely to occur.

本発明の他の目的はウエハの分断作業がし易い
構造の発光素子を提供することにある。
Another object of the present invention is to provide a light emitting device having a structure that facilitates wafer cutting.

本発明の他の目的は取り扱いが容易な構造の発
光素子を提供することにある。
Another object of the present invention is to provide a light emitting device having a structure that is easy to handle.

本発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明のBH型半導体レーザ素子
は、活性層を一構成層とする多層成長層と、Au
を主体とする電極との間に、電気抵抗が低いシリ
コンからなるシヨート防止層を厚く設けることに
よつて、多層成長層上方の電極とpn接合との距
離を長くすることにより、レーザチツプの取扱時
およびウエハの分断時にレーザチツプの周縁部分
に電極が部分的に張り出しかつ垂れ下がるような
ことがあつても、この張り出し電極部分はpn接
合には到達することがなく、張り出し電極部分に
よるシヨート発生率の低減が達成できる。
That is, the BH type semiconductor laser device of the present invention has a multilayer growth layer of which the active layer is one of the constituent layers, and an Au
By providing a thick shot prevention layer made of silicon with low electrical resistance between the electrodes, which mainly consist of Also, even if the electrode partially overhangs and hangs down at the peripheral edge of the laser chip when cutting the wafer, this overhanging electrode will never reach the pn junction, reducing the chance of shoots occurring due to the overhanging electrode. can be achieved.

〔実施例〕〔Example〕

第1図は本発明の一実施例によるBH型半導体
レーザ素子を示す斜視図である。また、第2図〜
第7図は同じくBH型半導体レーザ素子の製造に
おける各製造工程でのワークであるウエハを示す
図であつて、第2図はワークであるウエハの断面
図、第3図はメサエツチングが施されたウエハの
断面図、第4図は埋め込み成長処理が施されたウ
エハの断面図、第5図は亜鉛拡散処理が施された
ウエハの断面図、第6図はシヨート防止層が形成
されたウエハの断面図、第7図は電極が形成され
た状態のウエハの断面図である。また、第8図は
同じく張り出し電極部分を有するレーザチツプの
斜視図、第9図は同じくレーザチツプの搭載状態
を示す概略図である。
FIG. 1 is a perspective view showing a BH type semiconductor laser device according to an embodiment of the present invention. Also, Figure 2~
FIG. 7 is a diagram showing a wafer, which is a workpiece in each manufacturing process in the manufacture of a BH type semiconductor laser device, and FIG. 2 is a cross-sectional view of the wafer, which is a workpiece, and FIG. Figure 4 is a cross-sectional view of a wafer that has been subjected to buried growth treatment, Figure 5 is a cross-sectional view of a wafer that has been treated with zinc diffusion treatment, and Figure 6 is a cross-sectional view of a wafer that has been treated with a shot prevention layer. 7 is a cross-sectional view of the wafer with electrodes formed thereon. Further, FIG. 8 is a perspective view of a laser chip having a protruding electrode portion, and FIG. 9 is a schematic view showing the state in which the laser chip is mounted.

この実施例におけるBH型半導体レーザ素子
(レーザチツプ)は、第1図に示されるような構
造となつている。また、レーザチツプは、第2図
〜第7図に示す製造段階を経て製造される。
The BH type semiconductor laser device (laser chip) in this embodiment has a structure as shown in FIG. Further, the laser chip is manufactured through the manufacturing steps shown in FIGS. 2 to 7.

この実施例では、埋め込みヘテロ構造(BH:
buried−hetero structure)の半導体レーザ素子
に本発明を適用した例について説明する。
In this example, a buried heterostructure (BH:
An example in which the present invention is applied to a semiconductor laser device with a buried-hetero structure will be described.

レーザチツプの構造説明については、第2図〜
第7図に示す製造状態を説明することによつて説
明することにする。
For an explanation of the structure of the laser chip, see Figure 2~
This will be explained by explaining the manufacturing state shown in FIG.

レーザチツプの製造に際して、最初に第2図に
示すような化合物半導体薄板(ウエハ)1が用意
される。このウエハ1はn形InPの基板2と、こ
の基板2の(100)結晶面上に液相エピタキシヤ
ル法によつて順次形成されたn形InPのバツフア
層3,InGaAsPの活性層4,p形InPのクラツド
層5,p形InGaAsPのキヤツプ層6からなる多
層成長層7と、からなり、バツフア層3、活性層
4、クラツド層5とによつてダブルヘテロ接合構
造を構成している。前記基板2は200μm前後の厚
さとなり、活性層4は0.15μmの厚さ、他の各層
はおよそ1〜2μm前後の厚さとなつている。
When manufacturing a laser chip, first a compound semiconductor thin plate (wafer) 1 as shown in FIG. 2 is prepared. This wafer 1 consists of a substrate 2 of n-type InP, a buffer layer 3 of n-type InP, an active layer 4 of InGaAsP, and an active layer 4 of It consists of a multilayer growth layer 7 consisting of a cladding layer 5 of type InP and a cap layer 6 of p-type InGaAsP, and a double heterojunction structure is constituted by the buffer layer 3, active layer 4, and cladding layer 5. The substrate 2 has a thickness of about 200 μm, the active layer 4 has a thickness of 0.15 μm, and each of the other layers has a thickness of about 1 to 2 μm.

つぎに、第3図に示すように、ウエハ1の主面
(上面)にCVD(化学気相堆積)法で絶縁膜
(SiO2)が形成されるとともに、ホトリソグラフ
イ技術によりこの絶縁膜は部分的に除去され、
〈110〉劈開方向と平行に幅5〜6μmの多数のスト
ライプ状のマスク8が形成される。その後、この
ウエハ1のマスク8から露出する半導体層はブロ
メタノール等のエツチング液でエツチングされ
る。エツチングはバツフア層3の途中あるいは基
板2の表層部に達するように行われる。この実施
例ではエツチングはバツフア層3の途中まで達し
ている。前記マスク8に被われた活性層4から上
方部分は異方性エツチングの結果、その断面が逆
三角形となる逆メサ部となり結晶の〈110〉方向
に沿つてストライプ状に残留し、かつ、活性層4
から下方は放物線を描くような順メサ部となつて
いる。なお、各マスク間隔はおよそ400μmとなつ
ている。
Next, as shown in FIG. 3, an insulating film (SiO 2 ) is formed on the main surface (upper surface) of the wafer 1 by CVD (chemical vapor deposition), and this insulating film is removed by photolithography. partially removed,
<110> A large number of striped masks 8 with a width of 5 to 6 μm are formed parallel to the cleavage direction. Thereafter, the semiconductor layer of the wafer 1 exposed through the mask 8 is etched with an etching solution such as bromethanol. Etching is performed so as to reach the middle of the buffer layer 3 or the surface layer of the substrate 2. In this embodiment, the etching reaches halfway through the buffer layer 3. As a result of anisotropic etching, the upper part of the active layer 4 covered by the mask 8 becomes an inverted mesa part whose cross section is an inverted triangle, and remains in a stripe shape along the <110> direction of the crystal, and the active layer 4 remains in a stripe shape along the <110> direction of the crystal. layer 4
The area below is a mesa shaped like a parabola. Note that the interval between each mask is approximately 400 μm.

つぎに、ウエハ1の主面に部分的に延在するマ
スク8は除去される。その後、第4図に示すよう
に、エツチングによつて窪んだ部分にはp形InP
のブロツキング層9,n形InPの埋め込み層1
0,n形InGaAsPのキヤツプ層11が順次エピ
タキシヤル法によつて埋め込まれる。
Next, the mask 8 partially extending over the main surface of the wafer 1 is removed. After that, as shown in Figure 4, p-type InP is etched into the recessed area by etching.
blocking layer 9, n-type InP buried layer 1
A cap layer 11 of 0.0, n-type InGaAsP is sequentially buried by an epitaxial method.

つぎに、第5図に示すように、ホトリソグラフ
イ技術によつてウエハ1の主面にはSiO2等から
なる絶縁膜12が部分形成される。この絶縁膜1
2は前記ストライプ状のメサ部の表面には設けら
れていない。そこで、この絶縁膜12をマスクと
して亜鉛(Zn)がウエハ1の主面に打ち込まれ、
クラツド層5の途中深さに達する亜鉛拡散領域1
3が形成される。この亜鉛拡散領域13はコンタ
クト電極のオーミツク層になる。
Next, as shown in FIG. 5, an insulating film 12 made of SiO 2 or the like is partially formed on the main surface of the wafer 1 by photolithography. This insulating film 1
2 is not provided on the surface of the striped mesa portion. Therefore, using this insulating film 12 as a mask, zinc (Zn) is implanted into the main surface of the wafer 1.
Zinc diffusion region 1 reaching the middle depth of cladding layer 5
3 is formed. This zinc diffusion region 13 becomes an ohmic layer of a contact electrode.

つぎに、第6図に示すように、ウエハ1の主面
には電気抵抗の低いシリコン(Si)からなるシヨ
ート防止層14が形成される。このシヨート防止
層14は、エピタキシヤル成長法、スパツタリン
グ法、蒸着法等の製法によつて、たとえば、
10μmの厚さに形成される。シヨート防止層14
は後述するように、第8図に示されるように、チ
ツプ状態にあつて、シヨート防止層14の上面に
形成されるアノード電極15の張り出し電極部1
6がpn接合等に接触してシヨートが発生しない
ように厚くなつている。
Next, as shown in FIG. 6, a shoot prevention layer 14 made of silicon (Si) having low electrical resistance is formed on the main surface of the wafer 1. This shot prevention layer 14 is formed by, for example, a manufacturing method such as an epitaxial growth method, a sputtering method, or a vapor deposition method.
Formed to a thickness of 10 μm. Shoot prevention layer 14
As will be described later, as shown in FIG.
6 is thick to prevent shot from coming into contact with pn junctions, etc.

つぎに、ウエハ1は裏面がエツチングされ、ウ
エハ1の全体の厚さが100μm程度とされる。その
後、第7図に示すように、ウエハ1の主面にはア
ノード電極15が、裏面にはカソード電極17が
それぞれ設けられる。アノード電極15はCr/
Au、カソード電極17はAuGeNi/Pd/Auとな
り、いずれも蒸着およびアロイ処理によつて形成
されている。
Next, the back surface of the wafer 1 is etched, so that the total thickness of the wafer 1 is about 100 μm. Thereafter, as shown in FIG. 7, an anode electrode 15 is provided on the main surface of the wafer 1, and a cathode electrode 17 is provided on the back surface. The anode electrode 15 is Cr/
Au and the cathode electrode 17 are made of AuGeNi/Pd/Au, both of which are formed by vapor deposition and alloy processing.

つぎに、このようなウエハ1はその一端部にダ
イヤモンドツール等で外力が加えられ、結晶の劈
開面に沿つて定間隔に劈開用傷が入れられる。そ
の後、ウエハ1は外部より曲げ応力が加えられて
劈開が行なわれ、短冊状の分断片が形成される。
次いで、この分断片はダイヤモンドツール等によ
つて劈開線に直交する方向に定間隔に引つ掻き傷
(スクライブ)がスクライブエリアに入れられる
とともに、クラツキングによつてスクライブに沿
つて分断され、多数のレーザチツプ18が形成さ
れる。
Next, an external force is applied to one end of the wafer 1 using a diamond tool or the like, and cleavage scratches are made at regular intervals along the cleavage plane of the crystal. Thereafter, bending stress is applied to the wafer 1 from the outside to cleave it, forming strip-shaped pieces.
Next, this fragment is made with a diamond tool or the like to make scratches (scribes) at regular intervals in the direction perpendicular to the cleavage line in the scribe area, and is divided along the scribe by cracking, resulting in a large number of pieces. A laser chip 18 is formed.

この際、ウエハ1の曲げ応力による劈開および
クラツキングによる分断時、多層成長層7上の電
極、すなわち、アノード電極15となるAu層は
引き千切られるようにして分断される。この結
果、展延性に富んだAu層は伸びて分断し第8図
に示されるように、レーザチツプ18の周縁には
部分的に突出した(張り出した)張り出し電極部
16が生じてしまう。しかし、前記張り出し電極
部16は、本発明者の実験調査等によると、突出
長さは大きくても10μmには達しない程度である
ことから、シヨート防止層14の存在によつて、
張り出し電極部16の先端がpn接合を越えて他
の導電形領域に接触したり、あるいはpn接合に
接触することは殆ど起きず、シヨート発生が防止
できる。
At this time, when the wafer 1 is divided by cleavage and cracking due to bending stress, the electrode on the multilayer growth layer 7, that is, the Au layer that will become the anode electrode 15 is torn off and divided. As a result, the highly malleable Au layer stretches and splits, resulting in an overhanging electrode portion 16 that partially protrudes (overhangs) at the periphery of the laser chip 18, as shown in FIG. However, according to the inventor's experimental investigation, etc., the projecting length of the projecting electrode portion 16 does not reach 10 μm at most.
The tip of the protruding electrode portion 16 hardly crosses over the pn junction and comes into contact with another conductivity type region, or comes into contact with the pn junction, and the occurrence of shoots can be prevented.

一方、この実施例によるウエハ1にあつては、
ダメージを受けては困る多層成長層7は10μmに
も及ぶシヨート防止層14で被われているため、
前記ウエハ1の分断時、分断部分の両側が上下に
繰り返し折り返されるようにして分断化を図るこ
ともできる。したがつて、この繰り返し折り返し
分断方法を採用すれば分断が早く行え、ウエハ分
断化の作業性が良くなる。
On the other hand, regarding the wafer 1 according to this embodiment,
Since the multilayer growth layer 7, which should not be damaged, is covered with a shot prevention layer 14 as thick as 10 μm,
When dividing the wafer 1, the wafer 1 can be divided by repeatedly folding both sides of the divided portion up and down. Therefore, if this repeated folding and dividing method is adopted, the division can be performed quickly and the workability of dividing the wafer into parts will be improved.

さらに、前記レーザチツプ18を真空ピンセツ
ト等による工具によつて取り扱う際、真空ピンセ
ツトの接触圧によつてアノード電極15が延び、
一部がレーザチツプ18の周縁から張り出して
も、アノード電極15の下には厚いシヨート防止
層14が配設されていることから、前述と同様に
この張り出し電極部16の先端がpn接合を越え
て他の導電形領域に接触したり、あるいはpn接
合に接触することは殆ど起きず、シヨート発生が
防止できる。
Furthermore, when the laser chip 18 is handled with a tool such as vacuum tweezers, the anode electrode 15 is extended by the contact pressure of the vacuum tweezers.
Even if a part of the laser chip 18 protrudes from the periphery of the laser chip 18, since the thick shot prevention layer 14 is provided under the anode electrode 15, the tip of this protruding electrode portion 16 will not exceed the p-n junction as described above. Contact with other conductivity type regions or contact with pn junctions hardly occurs, and the occurrence of shoots can be prevented.

他方、レーザチツプ18の外観形状は第1図お
よび第8図に示されるような形状となり、その寸
法はたとえば、幅が400μm、長さが300μm、高さ
が100μmとなり、アノード電極15およびカソー
ド電極16に所定電圧が印加されると、300μmの
長さの活性層端面(ミラー面)からレーザ光19
を発振する。
On the other hand, the external shape of the laser chip 18 is as shown in FIG. 1 and FIG. When a predetermined voltage is applied to
oscillates.

なお、このレーザチツプ18はアノード電極1
5を介して、あるいはカソード電極17を介して
支持板に固定されて使用される。たとえば、第9
図はレーザチツプ18をアノード電極15面を接
続面とした例であつて、レーザチツプ18はソル
ダー20を介して支持板21に固定されている。
Note that this laser chip 18 is connected to the anode electrode 1.
5 or via the cathode electrode 17 on a support plate. For example, the 9th
The figure shows an example of a laser chip 18 in which the anode electrode 15 surface is the connection surface, and the laser chip 18 is fixed to a support plate 21 via a solder 20.

この場合、レーザチツプ18はステム等のヒー
トシンクに直接取付けられることも可能となる。
すなわち、従来のレーザチツプ18のステム(ヒ
ートシンク)への固定は、サブマウントと称する
補助支持板を用いている。これは、レーザチツプ
18のサイズが小さく取扱いが難しいこと、およ
び多層成長層7側を固定面側とするとレーザ光1
9の発光位置と固定面との距離が数μmと短いた
め、チツプ周縁にソルダー20が盛り上がつてレ
ーザ光19が遮蔽されてしまうことを防ぐため
に、充分注意が払えるようにチツプよりも少し大
きいサブマウントに固定した後、ステム(ヒート
シンク)等の支持板21に固定している。しか
し、この実施例では、前者のレーザチツプサイズ
に関する取扱性は改善されないが、後者のソルダ
ー20が盛り上がつてレーザ光19が遮蔽されて
しまうことは、多層成長層7とアノード電極15
との間に10μmと厚いシヨート防止層14を設け
てあることによつて避けられる。このため、この
レーザチツプ18はその搭載時ソルダーの盛り上
がりについてはそれほど注意を払わなくともよく
なり、レーザチツプ18をサブマウントに固定す
る従来の場合と同様に支持板21に直接固定する
ことができる。
In this case, the laser chip 18 can also be directly attached to a heat sink such as a stem.
That is, conventionally, the laser chip 18 is fixed to the stem (heat sink) using an auxiliary support plate called a submount. This is because the size of the laser chip 18 is small and difficult to handle, and when the multilayer growth layer 7 side is the fixed surface side, the laser beam 18 is small and difficult to handle.
Since the distance between the light emitting position 9 and the fixing surface is short, a few μm, the distance between the laser beam 19 and the laser beam 19 is small, so the distance between the laser beam 19 and the laser beam 19 is small, so the distance between the laser beam 19 and the laser beam 19 is small. After being fixed to a large submount, it is fixed to a support plate 21 such as a stem (heat sink). However, in this embodiment, although the former's ease of handling with respect to the laser chip size is not improved, the latter's solder 20 swells up and blocks the laser beam 19.
This can be avoided by providing a thick shot prevention layer 14 of 10 μm between the two. Therefore, when mounting the laser chip 18, there is no need to pay much attention to the swelling of the solder, and the laser chip 18 can be directly fixed to the support plate 21 in the same way as in the conventional case where the laser chip 18 is fixed to a submount.

また一方、カソード電極17側を固定面とした
場合、活性層4等のアクテイブ領域は厚いシヨー
ト防止層14で被われていて、このシヨート防止
層14が緩衝体として作用することから、アノー
ド電極15に接続するワイヤは前記アクテイブ領
域に対応する箇所にも接続でき、ワイヤボンデイ
ングの高精度の位置決めが不用となり、作業性が
向上する。
On the other hand, when the cathode electrode 17 side is the fixed surface, the active regions such as the active layer 4 are covered with a thick shoot prevention layer 14, and this shot prevention layer 14 acts as a buffer, so that the anode electrode 15 The wire connected to can also be connected to a location corresponding to the active area, eliminating the need for highly accurate positioning of wire bonding and improving work efficiency.

〔効果〕〔effect〕

1 本発明の半導体レーザ素子は、素子の周面に
露出するpn接合部分と、これに近接するアノ
ード電極15との距離が、シヨート防止層14
の介在によつて従来よりも長くなつていること
から、チツプ化の際あるいはチツプの取り扱い
時にアノード電極15が延びて、レーザチツプ
18の周縁から電極材が張り出しかつ垂れ下が
つても、張り出し電極部16の先端がpn接合
等に接触してシヨート不良が発生することは殆
ど起きなくなり、品質の優れた発光素子を提供
することができる。
1. In the semiconductor laser device of the present invention, the distance between the pn junction portion exposed on the peripheral surface of the device and the anode electrode 15 adjacent thereto is such that the distance between the shot prevention layer 14
Since the anode electrode 15 is longer than the conventional one due to the interposition of the laser chip 18, even if the anode electrode 15 is extended during chip formation or chip handling and the electrode material overhangs and hangs down from the periphery of the laser chip 18, the overhanging electrode portion will not be affected. It is almost impossible for the tip of 16 to come into contact with a pn junction or the like, resulting in a short shot defect, and it is possible to provide a light emitting element with excellent quality.

2 上記1から、シヨート不良発生頻度が低減で
きるため、歩留り向上が達成でき、半導体レー
ザ素子の製造コストの軽減化が図れる。
2. From 1 above, since the frequency of shot defects can be reduced, the yield can be improved and the manufacturing cost of semiconductor laser devices can be reduced.

3 本発明の半導体レーザ素子は上記1のよう
に、活性層4等のアクテイブ領域は厚いシヨー
ト防止層14で被われていることから、真空ピ
ンセツト等の工具で取り扱う際、アノード電極
15に基づくシヨート不良については、特に注
意を払うことなく取り扱いができる。したがつ
て、半導体レーザ素子の取扱性が向上する。
3 As mentioned in 1 above, in the semiconductor laser device of the present invention, since the active regions such as the active layer 4 are covered with the thick shot prevention layer 14, when handled with a tool such as vacuum tweezers, the shot based on the anode electrode 15 is prevented. Defects can be handled without special care. Therefore, the ease of handling the semiconductor laser device is improved.

4 本発明の半導体レーザ素子は上記1のよう
に、活性層4等のアクテイブ領域は厚いシヨー
ト防止層14で被われていることから、ウエハ
1のチツプ化に際して、相互に逆方向に折り返
しができるため、チツプ化速度が早くなり作業
性が向上する。
4 In the semiconductor laser device of the present invention, as described in 1 above, the active regions such as the active layer 4 are covered with the thick shot prevention layer 14, so that when the wafer 1 is made into chips, it can be folded back in opposite directions. Therefore, the chipping speed becomes faster and work efficiency improves.

5 本発明の半導体レーザ素子は上記1のよう
に、活性層4等のアクテイブ領域は厚いシヨー
ト防止層14で被われていることから、チツプ
搭載において、活性層4の高さは従来の素子よ
りも高く、ソルダー20によるレーザ光19の
遮蔽不良は発生し難くなる。この結果、従来の
ようにサブマウントを特に用いなくとも、レー
ザチツプ18はステム等の支持板21に直接固
定することも可能となり、部品点数の低減およ
び組立工数の低減から発光電子装置の製造コス
トの軽減が達成できる。
5 As mentioned in 1 above, in the semiconductor laser device of the present invention, the active regions such as the active layer 4 are covered with the thick shot prevention layer 14, so when mounting the chip, the height of the active layer 4 is higher than that of the conventional device. Therefore, shielding failure of the laser beam 19 by the solder 20 is less likely to occur. As a result, the laser chip 18 can be directly fixed to the support plate 21 such as a stem without using a submount as in the past, and the manufacturing cost of the light emitting electronic device is reduced by reducing the number of parts and assembly man-hours. mitigation can be achieved.

6 前記1〜5から、本発明の半導体レーザ素子
はその製造において、歩留り向上、信頼度向
上、作業性向上が達成できるため、製造コスト
の軽減化が図れるとともに、本発明の半導体レ
ーザ素子を組み込んだ発光電子装置の製造コス
トの軽減も達成できる。
6. From 1 to 5 above, the semiconductor laser device of the present invention can achieve improved yield, improved reliability, and improved workability in its manufacture, so manufacturing costs can be reduced, and the semiconductor laser device of the present invention can be incorporated. A reduction in the manufacturing cost of the light emitting electronic device can also be achieved.

以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。たとえば、前記シヨート防止層14は他の導
電性の物質であつても前記実施例と同様な効果が
得られる。少なくとも、前記シヨート防止層14
の材質としては、アノード電極15、多層成長層
7、絶縁膜12との接着性が良く、ウエハ1の劈
開時の分割性が良く、さらに導電性の物質であれ
ば良い。また、前記シヨート防止層14の厚さを
さらに厚くして、活性層4がレーザチツプ18の
厚さ方向において中央位置となるようにし、レー
ザチツプ18の上下方向を気にせず支持板21に
固定するようにすれば、チツプボンデイング時の
チツプの上下方向合わせは不用となり、チツプボ
ンデイングにおける作業性が向上する。また、本
発明は他の構造の半導体レーザ素子にも同様に適
用でき同様な効果が得られる。
Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above Examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say. For example, even if the shot prevention layer 14 is made of other conductive material, the same effect as in the embodiment described above can be obtained. At least the shot prevention layer 14
The material may be any material as long as it has good adhesion to the anode electrode 15, the multilayer growth layer 7, and the insulating film 12, has good divisibility when the wafer 1 is cleaved, and is electrically conductive. Further, the thickness of the shot prevention layer 14 is further increased so that the active layer 4 is located at the center position in the thickness direction of the laser chip 18, so that the laser chip 18 can be fixed to the support plate 21 without worrying about its vertical direction. This eliminates the need for vertical alignment of chips during chip bonding, improving workability in chip bonding. Further, the present invention can be similarly applied to semiconductor laser elements having other structures, and similar effects can be obtained.

〔利用分野〕[Application field]

以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である半導
体レーザ素子製造技術に適用した場合について説
明したが、それに限定されるものではなく、たと
えば、集積化光デバイス(OEIC素子)等他の発
光素子製造技術などに適用できる。
The above explanation has mainly been about the case where the invention made by the present inventor is applied to semiconductor laser device manufacturing technology, which is the background field of application, but the invention is not limited thereto. It can be applied to other light emitting element manufacturing technologies such as optical devices (OEIC elements).

本発明は少なくともモノリシツク構造の発光素
子には適用できる。
The present invention is applicable to at least a light emitting device having a monolithic structure.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるBH型半導体
レーザ素子を示す斜視図、第2図は同じくBH型
半導体レーザ素子の製造状態を示すウエハの断面
図、第3図は同じくメサエツチングが施されたウ
エハの断面図、第4図は同じく埋め込み成長処理
が施されたウエハの断面図、第5図は同じく亜鉛
拡散処理が施されたウエハの断面図、第6図は同
じくシヨート防止層が形成されたウエハの断面
図、第7図は同じく電極が形成された状態のウエ
ハの断面図、第8図は同じく張り出し電極部分を
有するレーザチツプの斜視図、第9図は同じくレ
ーザチツプの搭載状態を示す概略図である。 1……化合物半導体薄板(ウエハ)、2……基
板、3……バツフア層、4……活性層、5……ク
ラツド層、6……キヤツプ層、7……多層成長
層、8……マスク、9……ブロツキング層、10
……埋め込み層、11……キヤツプ層、12……
絶縁層、13……亜鉛拡散領域、14……シヨー
ト防止層、15……アノード電極、16……張り
出し電極部、17……カソード電極、18……レ
ーザチツプ、19……レーザ光、20……ソルダ
ー、21……支持板。
FIG. 1 is a perspective view showing a BH-type semiconductor laser device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a wafer showing the manufacturing state of the BH-type semiconductor laser device, and FIG. 3 is a wafer that is similarly mesa-etched. Figure 4 is a cross-sectional view of a wafer that has also been subjected to buried growth treatment, Figure 5 is a cross-sectional view of a wafer that has also been treated with zinc diffusion treatment, and Figure 6 is a cross-sectional view of a wafer that has also been treated with a shoot prevention layer. FIG. 7 is a cross-sectional view of the wafer with electrodes formed thereon, FIG. 8 is a perspective view of a laser chip having a protruding electrode portion, and FIG. 9 is a view of the laser chip being mounted. It is a schematic diagram. DESCRIPTION OF SYMBOLS 1... Compound semiconductor thin plate (wafer), 2... Substrate, 3... Buffer layer, 4... Active layer, 5... Cladding layer, 6... Cap layer, 7... Multilayer growth layer, 8... Mask , 9...Blocking layer, 10
...Embedding layer, 11...Cap layer, 12...
Insulating layer, 13... Zinc diffusion region, 14... Shoot prevention layer, 15... Anode electrode, 16... Extended electrode portion, 17... Cathode electrode, 18... Laser chip, 19... Laser light, 20... Solder, 21...Support plate.

Claims (1)

【特許請求の範囲】 1 半導体からなる基板の主面上に活性層を含む
多層成長層を積層形成し、該多層成長層をメサ型
にエツチングし、エツチングによつて生じる窪ん
だ部分を埋め込み、該多層成長層を除く全面に絶
縁膜を形成し、該絶縁膜をマスクとして多層成長
層に選択的に拡散領域を設け、前記多層成長層の
一構成層である活性層と、前記基板の主面側およ
び裏面側にそれぞれ設けられかつ前記活性層の上
下に位置する所定導電形領域とにそれぞれ電気的
に繋がる電極を主面側と裏面側とに形成する発光
素子の製造方法において、 前記基板に対して平行に多層成長層を積層形成
する工程と、前記マスクとした絶縁膜上全体に前
記拡散領域にコンタクトする導電性のシリコンを
積層したシヨート防止層及び該シヨート防止層表
面全体に積層した金層からなる主面側の電極を形
成する工程とを有することを特徴とする発光素子
の製造方法。
[Scope of Claims] 1. Forming a multilayer growth layer including an active layer on the main surface of a substrate made of a semiconductor, etching the multilayer growth layer into a mesa shape, and burying the depressed portion caused by the etching, An insulating film is formed on the entire surface except for the multilayer grown layer, and a diffusion region is selectively provided in the multilayer grown layer using the insulating film as a mask, and an active layer that is one of the constituent layers of the multilayer grown layer and the main layer of the substrate are formed. In the method for manufacturing a light emitting element, electrodes are formed on the main surface side and the back surface side, respectively, and electrodes are provided on the main surface side and the back surface side and are electrically connected to regions of a predetermined conductivity type located above and below the active layer, respectively, the substrate. a step of laminating a multi-layer growth layer parallel to the mask, a shoot prevention layer laminated with conductive silicon in contact with the diffusion region over the entire surface of the insulating film used as a mask, and a shoot prevention layer laminated over the entire surface of the shoot prevention layer. 1. A method for manufacturing a light emitting device, comprising the step of forming an electrode on the main surface side made of a gold layer.
JP7845384A 1984-04-20 1984-04-20 Manufacturing method of light emitting device Granted JPS60223181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7845384A JPS60223181A (en) 1984-04-20 1984-04-20 Manufacturing method of light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7845384A JPS60223181A (en) 1984-04-20 1984-04-20 Manufacturing method of light emitting device

Publications (2)

Publication Number Publication Date
JPS60223181A JPS60223181A (en) 1985-11-07
JPH0587998B2 true JPH0587998B2 (en) 1993-12-20

Family

ID=13662452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7845384A Granted JPS60223181A (en) 1984-04-20 1984-04-20 Manufacturing method of light emitting device

Country Status (1)

Country Link
JP (1) JPS60223181A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154884A (en) * 1981-03-20 1982-09-24 Matsushita Electric Ind Co Ltd Semiconductor laser device

Also Published As

Publication number Publication date
JPS60223181A (en) 1985-11-07

Similar Documents

Publication Publication Date Title
US7078730B2 (en) Semiconductor light-emitting device and method of manufacturing the same and mounting plate
US6417525B1 (en) Semiconductor light emitter with current block region formed over the semiconductor layer and electrode connection portion for connecting the pad electrode to the translucent electrode
US7348601B2 (en) Nitride-based compound semiconductor light emitting device
US10763641B2 (en) Method of manufacturing light emitting device
US4849982A (en) Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region
JP3752339B2 (en) Semiconductor light emitting device
US6299056B1 (en) Light-emitting diode and manufacturing method thereof and method for mounting light-emitting diode on electric wiring board
US4692927A (en) Light emitting device with improved electrode structure to minimize short circuiting
US6168962B1 (en) Method of manufacturing a semiconductor light emitting device
JP2000124540A (en) Semiconductor light emitting device
JP4908982B2 (en) Semiconductor laser element
JP7010692B2 (en) Semiconductor light emitting device
JPH0587998B2 (en)
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
JP2000077726A (en) Semiconductor device and method of manufacturing the same
JP3634538B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP3771333B2 (en) Semiconductor laser device and manufacturing method thereof
US10193301B2 (en) Method of manufacturing light emitting device and light emitting device
JP2002246679A (en) Semiconductor laser device and method of manufacturing the same
JPH0652818B2 (en) Method for manufacturing semiconductor laser device
JP2025121509A (en) Laser end face formation method
USRE34378E (en) Light emitting device with improved electrode structure to minimize short circuiting
JP2000216472A (en) Method for manufacturing semiconductor laser and semiconductor laser device
JPH0157514B2 (en)
JPS61214590A (en) light emitting element

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term