JPH0612775B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0612775B2 JPH0612775B2 JP59273409A JP27340984A JPH0612775B2 JP H0612775 B2 JPH0612775 B2 JP H0612775B2 JP 59273409 A JP59273409 A JP 59273409A JP 27340984 A JP27340984 A JP 27340984A JP H0612775 B2 JPH0612775 B2 JP H0612775B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- hydrogen
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 [発明の技術分野] 本発明は、特に半導体基板上の絶縁体層および電極配線
の形成方法を改良した、半導体装置の製造方法に関する
ものである。TECHNICAL FIELD OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, in particular, an improved method for forming an insulating layer and an electrode wiring on a semiconductor substrate.
[発明の技術的背景とその問題点] 従来、多くの半導体装置において、暗電流(リーク電
流)が装置の特性を劣化させる一因となっている。たと
えばダイナミックRAM等のメモリ−装置においては、
暗電流が生じるとその暗電流の発生量の増大とともに信
号の保持時間が短くなる。また、CCD、BBD等の電
荷転送装置では、暗電流によってダイナミックレンジが
低下し、さらにI2L、ECL等のバイポーラLSI装
置の場合は、電流増幅率が低下し、SN比が劣化する。[Technical background of the invention and its problems] Conventionally, in many semiconductor devices, a dark current (leakage current) has been one of the causes of deterioration of device characteristics. For example, in a memory device such as a dynamic RAM,
When dark current occurs, the amount of dark current generated increases and the signal holding time becomes shorter. Further, in a charge transfer device such as a CCD or BBD, the dynamic range is reduced by dark current, and in the case of a bipolar LSI device such as I 2 L or ECL, the current amplification factor is reduced and the SN ratio is deteriorated.
このような暗電流の主な発生源の一つは、半導体基板中
の各種の欠陥であり、他の一つは表面準位である。この
表面準位は、半導体基板またはこの基板に形成された電
気的活性領域と、これらの上に積層された絶縁体膜との
界面に生じるもので、この界面に存在するダンブリング
ボンド等によって引き起こされることが知られている。One of the main sources of such dark current is various defects in the semiconductor substrate, and the other is a surface level. This surface level is generated at the interface between the semiconductor substrate or the electrically active region formed on this substrate and the insulating film laminated on these, and is caused by dumbling bonds or the like existing at this interface. It is known that
以下、第2図を参照して、上記2種類の暗電流の発生源
を除去しようとする工程を含めて、従来の半導体装置の
製造方法をダイナミックRAMを例にして説明する。ま
ず、第2図(A)のようにp型の半導体基板31の主表面
に、素子分離用のフイールド酸化膜32を形成する。次い
で、第1ゲート酸化膜33を介して第1層ゲート電極34
を、また、第2ゲート酸化膜35を介してワードラインと
なる第2層ゲート電極36を、それぞれ形成する。そして
半導体基板31の主表面部にビットラインとなるn+型不
純物領域37を形成する。こうして半導体基板31の主表面
には、p−n接合38等の電気的活性領域が形成される。A conventional method of manufacturing a semiconductor device, including the steps of removing the two types of dark current sources, will be described below with reference to FIG. First, as shown in FIG. 2A, a field oxide film 32 for element isolation is formed on the main surface of a p-type semiconductor substrate 31. Then, the first layer gate electrode 34 is formed through the first gate oxide film 33.
And a second-layer gate electrode 36 to be a word line is formed via the second gate oxide film 35. Then, an n + type impurity region 37 to be a bit line is formed on the main surface of semiconductor substrate 31. Thus, an electrically active region such as a pn junction 38 is formed on the main surface of the semiconductor substrate 31.
この後、第2図(B)のように、半導体基板31の主表面
に、SiO2膜39を形成する。そして、このSiO2膜
39の表面および半導体基板31の裏面の両面からリンゲッ
ターを行なう。このリンゲッター処理を行なうことによ
って、暗電流の発生源の一つである半導体基板31内の欠
陥は、重金属がゲッターされるため不活性化される。そ
の後、電極取り出し用の開孔40を設け、アルミニウムの
蒸着膜41を形成する。Thereafter, as shown in FIG. 2B, a SiO 2 film 39 is formed on the main surface of the semiconductor substrate 31. And this SiO 2 film
The ring getter is performed from both the front surface of 39 and the back surface of the semiconductor substrate 31. By performing this ring getter process, a defect in the semiconductor substrate 31, which is one of the sources of dark current, is inactivated because the heavy metal is gettered. After that, an opening 40 for taking out the electrode is provided, and a vapor deposition film 41 of aluminum is formed.
そして第2図(C)のように、このアルミニウムの蒸着
膜41の不要な除去部分42をエッチングして、すなわちパ
ターニングを施して電極配線43とする。次いで、水素
(H2)や窒素(N2)等の非酸化性雰囲気下で熱処理
を行なう。この熱処理工程におけるアニール効果によ
り、半導体基板31または電気的活性領域(n+領域37、
p−n接合38等)と、絶縁体膜(ゲート酸化膜33,35お
よびSiO2膜39)との界面に存在する表面電位は、あ
る程度減少する。Then, as shown in FIG. 2C, the unnecessary removed portion 42 of the vapor deposition film 41 of aluminum is etched, that is, patterned to form the electrode wiring 43. Next, heat treatment is performed in a non-oxidizing atmosphere such as hydrogen (H 2 ) or nitrogen (N 2 ). Due to the annealing effect in this heat treatment step, the semiconductor substrate 31 or the electrically active region (n + region 37,
The surface potential existing at the interface between the pn junction 38 and the like) and the insulator film (gate oxide films 33, 35 and SiO 2 film 39) decreases to some extent.
その後、第2図(D)のように、PSG等を用いてパッ
シベーション膜44を形成して半導体装置が完成される。After that, as shown in FIG. 2D, a passivation film 44 is formed using PSG or the like to complete the semiconductor device.
このような製造過程において、暗電流の発生源の一つで
ある半導体基板31内の欠陥は、上記リンゲッター処理を
行なうことによって、ほぼ完全に不活性化される。In such a manufacturing process, a defect in the semiconductor substrate 31, which is one of the sources of dark current, is almost completely inactivated by performing the above-mentioned ring getter process.
しかし、暗電流が発生源するもう一つの原因である表面
準位は、充分に減少しない。すなわち、このような熱処
理方法では、半導体基板31またはこの半導体基板に形成
された電気的活性領域(n+領域37、p−n接合38等)
と、絶縁体膜(ゲート酸化膜33,35およびSiO2膜3
9)とが接する面に生じる表面準位は充分に減少しない
ので、製造される半導体装置において生じる暗電流値
も、充分小さくすることはできない。However, the surface level, which is another source of dark current, is not sufficiently reduced. That is, in such a heat treatment method, the semiconductor substrate 31 or the electrically active region (n + region 37, pn junction 38, etc.) formed in this semiconductor substrate is used.
And insulator film (gate oxide films 33 and 35 and SiO 2 film 3
Since the surface level generated on the surface in contact with 9) is not sufficiently reduced, the dark current value generated in the manufactured semiconductor device cannot be sufficiently reduced.
[発明の目的] したがって本発明の目的は、上記表面準位を著しく減少
させることにより、暗電流の発生量が大幅に低減された
半導体装置の製造方法を提供することである。[Object of the Invention] Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor device in which the amount of dark current generated is significantly reduced by significantly reducing the surface states.
[発明の概要] すなわち、本発明に係る半導体装置の製造方法において
は、電気的活性領域を有する半導体基板の主表面に、絶
縁体膜を介して、水素を含有する絶縁性の膜を形成し、
次いで、この上に電極配線用の金属膜を形成する。そし
て、この金属膜に電極配線形成のためのパターニングを
施す前、すなわち、この金属膜が孔のない完全な一枚の
膜である状態で、非酸化性雰囲気下において熱処理を行
なう。この熱処理によって、上記水素を含有する絶縁性
の膜中から水素が発生するが、この水素は、上記金属膜
に遮られているため雰囲気中へは漏出せず、この金属膜
の下に充満して、非常に高いアニール効果をもたらし、
表面準位を飛躍的に低減させる。[Outline of the Invention] That is, in the method for manufacturing a semiconductor device according to the present invention, an insulating film containing hydrogen is formed on the main surface of a semiconductor substrate having an electrically active region via an insulating film. ,
Next, a metal film for electrode wiring is formed on this. Then, heat treatment is performed in a non-oxidizing atmosphere before patterning the metal film for forming electrode wiring, that is, in the state where the metal film is a perfect single film without holes. By this heat treatment, hydrogen is generated from the insulating film containing hydrogen, but this hydrogen does not leak into the atmosphere because it is blocked by the metal film, and the hydrogen fills under the metal film. Brings a very high annealing effect,
Dramatically reduce the surface level.
[発明の実施例] 以下、図面を参照して本発明に係る半導体装置の製造方
法の一実施例を説明する。ここでは、ダイナミックRA
Mの製造方法を例に挙げて説明するが、この製造方法
は、MOS型、パイボーラ型を問わず、全ての半導体装
置を製造する際に実施することができる。[Embodiment of the Invention] An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings. Here, dynamic RA
The manufacturing method of M will be described as an example, but this manufacturing method can be carried out when manufacturing all semiconductor devices regardless of whether they are of the MOS type or the pyvola type.
まず第1図(A)のように、p型の半導体基板11の主表
面に、素子分離用のフイールド酸化膜12,13を形成し、
その後、第1ゲート酸化膜14を介して多結晶シリコンか
ら成る第1層ゲート電極15を形成する。そして、第2ゲ
ート酸化膜16を介して、第2ゲート層電極17を形成す
る。この第2ゲート電極17は、第1および第2ゲート酸
化膜14,16から続く酸化膜18によって、第1ゲート層電
極15と分離されているが、この酸化膜18を介して第1ゲ
ート層電極15と一部重なっている。また、この第2ゲー
ト層電極16は、ワードラインとして使用されるものであ
り、これは多結晶シリコンによって形成される。その
後、フイールド酸化膜13と第2ゲート酸化膜16との間の
半導体基板11の主表面に、ビットラインとなるn+不純
物領域19を形成して、半導体基板11の主表面にp−n接
合20等の電気的活性領域が形成されるようにする。First, as shown in FIG. 1A, field oxide films 12 and 13 for element isolation are formed on the main surface of a p-type semiconductor substrate 11,
After that, a first-layer gate electrode 15 made of polycrystalline silicon is formed via the first gate oxide film 14. Then, the second gate layer electrode 17 is formed via the second gate oxide film 16. The second gate electrode 17 is separated from the first gate layer electrode 15 by an oxide film 18 continuing from the first and second gate oxide films 14 and 16. The first gate layer electrode 15 is separated by the oxide film 18. It partially overlaps with the electrode 15. The second gate layer electrode 16 is used as a word line and is made of polycrystalline silicon. Then, an n + impurity region 19 to be a bit line is formed on the main surface of the semiconductor substrate 11 between the field oxide film 13 and the second gate oxide film 16, and a pn junction is formed on the main surface of the semiconductor substrate 11. 20 such that electrically active regions are formed.
次いで、第1図(B)のように、半導体基板11の主表面
にCVD法によりSiO2膜21を形成する。次に、この
SiO2膜21の表面および半導体基板11の裏面の両面か
らリンゲッターを行なう。Then, as shown in FIG. 1B, a SiO 2 film 21 is formed on the main surface of the semiconductor substrate 11 by the CVD method. Next, the ring getter is performed from both the front surface of the SiO 2 film 21 and the back surface of the semiconductor substrate 11.
ここで以下の説明において、ゲート酸化膜14,16および
これに続く酸化膜18、そしてSiO2膜21を、連続した
一体の絶縁体膜22と称することにする。In the following description, the gate oxide films 14 and 16, the oxide film 18 subsequent thereto, and the SiO 2 film 21 will be referred to as a continuous, integral insulator film 22.
この絶縁体膜22の上に、第1図(C)に示すように、水
素を含有する絶縁性の膜23を形成する。この水素を含有
する絶縁性の膜23は、具体的にはたとえばプラズマ窒化
シリコンによって形成することができる。一般に知られ
ているように、窒化シリコン(Si3N4)膜は、通常
シラン(SH4)とアンモニア(NH3)から生成され
る。そしてその形成方法には、熱反応によるもの(反応
温度 約700℃)と、プラズマ励起反応を利用したも
の(反応温度 約300℃)があるが、ここでは後者の
反応方法によるプラズマ窒化シリコン膜が適している。
それは、どちらの反応方法においても反応生成物は窒化
シリコン(Si3N4)と水素(H2)であるが、プラ
ズマ励起反応では、この水素が窒化シリコン膜の中に残
存するのに対して、熱反応の場合は、反応が高温で行な
われるので、発生した水素の大部分は反応雰囲気中へ気
化し、窒化シリコン膜内にはほとんど残存しないからで
ある。On this insulator film 22, as shown in FIG. 1C, an insulating film 23 containing hydrogen is formed. The hydrogen-containing insulating film 23 can be specifically formed of, for example, plasma silicon nitride. As is generally known, a silicon nitride (Si 3 N 4 ) film is usually produced from silane (SH 4 ) and ammonia (NH 3 ). There are two types of formation method, one is a thermal reaction (reaction temperature of about 700 ° C.) and the other is a plasma excitation reaction (reaction temperature of about 300 ° C.). Here, the plasma silicon nitride film formed by the latter reaction method is Are suitable.
In both reaction methods, the reaction products are silicon nitride (Si 3 N 4 ) and hydrogen (H 2 ), whereas in the plasma excitation reaction, this hydrogen remains in the silicon nitride film. In the case of a thermal reaction, since the reaction is carried out at a high temperature, most of the generated hydrogen is vaporized into the reaction atmosphere and hardly remains in the silicon nitride film.
このような水素を含有する絶縁性の膜23を形成した後、
第1図(D)のように、電極取り出し用の開孔24を設け
る。After forming such an insulating film 23 containing hydrogen,
As shown in FIG. 1 (D), an opening 24 for taking out the electrode is provided.
その後、第1図(E)のように、水素を含有する絶縁性
の膜23の上に、アルミニウム等の金属材料を堆積して、
電極配線形成用の金属膜25を形成する。Then, as shown in FIG. 1 (E), a metal material such as aluminum is deposited on the insulating film 23 containing hydrogen,
A metal film 25 for forming electrode wiring is formed.
そして、この状態で第1図(F)のように窒素(N2)
等の非酸化性雰囲気下で、熱処理を行なう。この熱処理
時の温度は、たとえば400〜500℃に設定する。ま
た非酸化性ガスとしては、水素や、窒素と水素の混合ガ
スも用いることができる。Then, in this state, as shown in FIG. 1 (F), nitrogen (N 2 )
Heat treatment is performed in a non-oxidizing atmosphere such as. The temperature during this heat treatment is set to 400 to 500 ° C., for example. Further, as the non-oxidizing gas, hydrogen or a mixed gas of nitrogen and hydrogen can be used.
この熱処理によって、水素を含有する絶縁性の膜23の中
から、過飽和な水素が発生する。一般に水素は、金属膜
を透過しにくいが、SiO2等の酸化物体の中へは容易
に拡散することができる。この第1図(F)の場合、金
属膜25は、パターニングが施されていないので、従来例
として第2図(C)に示したような除去部分42をもたな
い、半導体基板11全体を完全に覆う膜である。したがっ
て、この熱処理中に発生した水素は、雰囲気中へほとん
ど漏れ出ることはなく、シリコン酸化物から成る絶縁体
膜22の中に拡散していく。そして、この水素は、n+領
域37やp−n接合38等の電気的活性領域を有する半導体
基板11と、絶縁体膜22との界面付近に充填して、この界
面に存在するダンプリングボンドを埋め、この界面の表
面準位を大きく減少させる。このように、水素を含有す
る絶縁性の膜23とこれを完全に覆う金属膜25とを形成し
た段階で熱処理を行なうことによって、従来よりも非常
に高いアニール効果を得ることができるのである。By this heat treatment, supersaturated hydrogen is generated from the insulating film 23 containing hydrogen. Generally, hydrogen does not easily pass through a metal film, but can easily diffuse into an oxide body such as SiO 2 . In the case of FIG. 1 (F), since the metal film 25 is not patterned, the entire semiconductor substrate 11 having no removed portion 42 as shown in FIG. 2 (C) as a conventional example is formed. It is a film that completely covers. Therefore, the hydrogen generated during this heat treatment hardly diffuses into the atmosphere and diffuses into the insulator film 22 made of silicon oxide. The hydrogen is filled near the interface between the semiconductor film 11 having an electrically active region such as the n + region 37 and the pn junction 38 and the insulator film 22, and the dump ring bond existing at this interface is filled. To greatly reduce the surface level of this interface. Thus, by performing the heat treatment at the stage where the insulating film 23 containing hydrogen and the metal film 25 that completely covers the film are formed, it is possible to obtain a much higher annealing effect than in the past.
この後、第1図(G)に示すように、金属膜25をパター
ニングして電極配線26を形成し、第1図(H)のよう
に、この電極配線26の上にPSGやプラズマ窒化シリコ
ン等を堆積してパッシベーション膜27を形成する。この
後、さらに外囲器(図示せず)との配線を行なうための
パッド部(図示せず)を開口することにより、半導体装
置が製造される。Thereafter, as shown in FIG. 1 (G), the metal film 25 is patterned to form an electrode wiring 26, and PSG or plasma silicon nitride is formed on the electrode wiring 26 as shown in FIG. 1 (H). Etc. are deposited to form a passivation film 27. After this, a semiconductor device is manufactured by further opening a pad portion (not shown) for wiring with an envelope (not shown).
このような方法にしたがって製造された半導体装置の暗
電流値は、従来の半導体装置の1/5〜1/10に改善
され、アニール効果の向上が認められる。The dark current value of the semiconductor device manufactured according to such a method is improved to 1/5 to 1/10 of that of the conventional semiconductor device, and the improvement of the annealing effect is recognized.
なお上記金属膜は、アルミニウムの他にも、アルミニウ
ム合金(アルミニウム−シリコン、アルミニウム−銅、
アルミニウム−シリコン−銅 等)や、高融点金属
(モリブデン、タングステン等)、あるいは金属硅化物
(モリブデンシリサイド、タングステンシリサイド、タ
ンタルシリサイド 等)によって形成することができ
る。In addition to the aluminum, the metal film is an aluminum alloy (aluminum-silicon, aluminum-copper,
Aluminum-silicon-copper etc.) and refractory metals
(Molybdenum, tungsten, etc.) or metal silicide (molybdenum silicide, tungsten silicide, tantalum silicide, etc.).
また、非酸化性雰囲気下での熱処理時の温度も、400
〜500℃に限定されるものではなく、使用される金属
膜の材質に応じてさらに高温にしてもよい。Also, the temperature during heat treatment in a non-oxidizing atmosphere is 400
The temperature is not limited to ˜500 ° C., and may be further increased according to the material of the metal film used.
[発明の効果] 以上のように、本発明に係る半導体装置の製造方法にお
いては、電気的活性領域を有する半導体基板の主表面
に、絶縁体膜を介して、水素を含有する絶縁性の膜を形
成し、これを金属膜で覆った状態で熱処理を行なうの
で、アニール効果が向上し、表面準位は著しく減少す
る。その結果、暗電流の発生量が大幅に低減化された半
導体装置を製造することができる。[Effects of the Invention] As described above, in the method for manufacturing a semiconductor device according to the present invention, an insulating film containing hydrogen is formed on the main surface of a semiconductor substrate having an electrically active region via an insulating film. Is formed and heat treatment is performed in a state of being covered with a metal film, the annealing effect is improved and the surface level is significantly reduced. As a result, it is possible to manufacture a semiconductor device in which the amount of dark current generated is significantly reduced.
第1図は本発明に係る半導体装置の製造方法の一実施例
を説明するための工程模式断面図、第2図は従来の半導
体装置の製造方法を説明する工程模式断面図である。 11……半導体基板、22……絶縁体膜、23……水素を含有
する絶縁性の膜、25……金属膜、26……電極配線。FIG. 1 is a process schematic cross-sectional view for explaining an embodiment of a semiconductor device manufacturing method according to the present invention, and FIG. 2 is a process schematic cross-sectional view for explaining a conventional semiconductor device manufacturing method. 11 …… Semiconductor substrate, 22 …… Insulator film, 23 …… Hydrogen-containing insulating film, 25 …… Metal film, 26 …… Electrode wiring.
Claims (5)
択的に形成する工程と、 上記電気的活性領域を有した半導体基板の主表面に絶縁
体膜を形成する工程と、 上記絶縁体膜の上に、水素を含有する絶縁性の膜を形成
する工程と、 上記水素を含有する絶縁性の膜の上に金属膜を形成する
工程と、 非酸化性雰囲気中で熱処理を施す工程と、 上記金属膜をパターニングして電極配線を形成する工程
とを具備したことを特徴とする半導体装置の製造方法。1. A step of selectively forming an electrically active region on a main surface of a semiconductor substrate; a step of forming an insulator film on the main surface of a semiconductor substrate having the electrically active region; A step of forming an insulating film containing hydrogen on the film, a step of forming a metal film on the insulating film containing hydrogen, and a step of performing heat treatment in a non-oxidizing atmosphere. A step of patterning the metal film to form an electrode wiring, the method for manufacturing a semiconductor device.
窒化シリコン膜である特許請求の範囲第1項記載の半導
体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film containing hydrogen is a plasma silicon nitride film.
ム合金、モリブデン、タングステン、金属硅化物等の上
記熱処理によって融解しない材料で形成された特許請求
の範囲第1項記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the metal film is formed of a material such as aluminum, an aluminum alloy, molybdenum, tungsten, or a metal silicide that does not melt by the heat treatment.
窒素の混合ガス等の非酸化性ガス雰囲気中で行なう特許
請求の範囲第1項記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed in a non-oxidizing gas atmosphere such as hydrogen or nitrogen or a mixed gas of hydrogen and nitrogen.
℃である特許請求の範囲第1項記載の半導体装置の製造
方法。5. The temperature during the heat treatment is 400 ° C. to 500 ° C.
The method for manufacturing a semiconductor device according to claim 1, wherein the method is in ° C.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273409A JPH0612775B2 (en) | 1984-12-26 | 1984-12-26 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273409A JPH0612775B2 (en) | 1984-12-26 | 1984-12-26 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154040A JPS61154040A (en) | 1986-07-12 |
| JPH0612775B2 true JPH0612775B2 (en) | 1994-02-16 |
Family
ID=17527484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273409A Expired - Lifetime JPH0612775B2 (en) | 1984-12-26 | 1984-12-26 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612775B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728033B2 (en) * | 1989-10-17 | 1995-03-29 | 三洋電機株式会社 | Method for manufacturing semiconductor device |
-
1984
- 1984-12-26 JP JP59273409A patent/JPH0612775B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154040A (en) | 1986-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256256A (en) | Method for forming copper metal wiring of semiconductor device | |
| JPH0831932A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH06204170A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0612775B2 (en) | Method for manufacturing semiconductor device | |
| JP3109091B2 (en) | Method for manufacturing semiconductor device | |
| JPS59200418A (en) | Manufacture of semiconductor device | |
| JPS60103671A (en) | Semiconductor device | |
| JPS6234152B2 (en) | ||
| JPH0766197A (en) | Method for manufacturing semiconductor device | |
| JP3095452B2 (en) | Method for manufacturing semiconductor device | |
| JP2725919B2 (en) | Method for manufacturing semiconductor device | |
| JPS6384154A (en) | Manufacture of semiconductor device | |
| JP2675076B2 (en) | Method for manufacturing semiconductor device | |
| JPS6038876A (en) | Manufacture of semiconductor device | |
| JP3236861B2 (en) | Semiconductor thin film manufacturing method | |
| JP2768967B2 (en) | Semiconductor device thin film forming method | |
| JPH06260649A (en) | Method of manufacturing thin film transistor | |
| JPH0737878A (en) | Method for manufacturing semiconductor device | |
| JPH07240461A (en) | Fabrication of semiconductor device | |
| JPS639658B2 (en) | ||
| JPH0449670A (en) | Manufacture of polycide gate electrode | |
| JPS6241430B2 (en) | ||
| JPH01239971A (en) | Manufacture of semiconductor device | |
| JPH0441510B2 (en) | ||
| JPS63193522A (en) | Manufacture of semiconductor device |