JPH0638504B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH0638504B2 JPH0638504B2 JP62095554A JP9555487A JPH0638504B2 JP H0638504 B2 JPH0638504 B2 JP H0638504B2 JP 62095554 A JP62095554 A JP 62095554A JP 9555487 A JP9555487 A JP 9555487A JP H0638504 B2 JPH0638504 B2 JP H0638504B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- integrated circuit
- diffusion
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 description 13
- 239000012535 impurity Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体集積回路、特にツェナーダイオードを組
込んだ半導体集積回路に関するものである。The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit incorporating a Zener diode.
(ロ)従来の技術 従来のツェナーダイオード(21)は例えば特開昭58−8
5571号公報、特願昭60−288333号が詳細に
説明をしている。(B) Conventional Technology A conventional Zener diode (21) is disclosed in, for example, Japanese Patent Laid-Open No. 58-8.
Japanese Patent No. 5571 and Japanese Patent Application No. 60-288333 have detailed explanations.
例えば第3図に示す如く、P+型の半導体基板(22)と、
この半導体基板(22)上に形成したN型のエピタキシャル
層(23)と、前記半導体基板(22)とエピタキシャル層(23)
との間に形成した埋込層(24)と、前記エピタキシャル層
(23)表面より前記半導体基板(22)まで到達するP+型の
分離領域(25)と、このP+型の分離領域(25)により島状
に分離された島領域(26)と、この島領域(26)の表面に形
成されたP+型のアノード領域(27)と、このアノード領
域(27)内に形成されたN+型のカソード領域(28)とを備
え、前記P+型のアノード領域(27)とN+型のカソード
領域(28)とでPN接合を形成しツェナーダイオードを形
成していた。For example, as shown in FIG. 3, a P + type semiconductor substrate (22),
The N-type epitaxial layer (23) formed on the semiconductor substrate (22), the semiconductor substrate (22) and the epitaxial layer (23)
A buried layer (24) formed between the epitaxial layer and
(23) A P + type isolation region (25) reaching the semiconductor substrate (22) from the surface, and an island region (26) separated into islands by the P + type isolation region (25), comprising the island region (26) formed on the surface the P + -type anode region (27), and a cathode region of the N + type formed in the anode region (27) in (28), the P + -type The anode region (27) and the N + type cathode region (28) form a PN junction to form a Zener diode.
そして前記カソード領域(28)は他の回路素子と結合し、
半導体集積回路として構成している。And the cathode region (28) is coupled with other circuit elements,
It is configured as a semiconductor integrated circuit.
(ハ)発明が解決しようとする問題点 上述の如き構成のツェナーダイオードに於いて、ツェナ
ー電圧VZはアノード領域(27)とカソード領域(28)の不
純物濃度に依って決定され、このアノード領域(27)およ
びカソード領域(28)の濃度を変えないかぎり、ツェナー
電圧Vzは一定である。しかも他領域に形成される集積
回路によってツェナー電圧を変える必要がある場合に於
ては、上述の構成では不純物プロファイルを変える以外
にはツェナー電圧を変えることができない問題点を有し
ていた。(C) Problems to be Solved by the Invention In the Zener diode having the above-described structure, the Zener voltage V Z is determined by the impurity concentrations of the anode region (27) and the cathode region (28), and the anode region The Zener voltage V z is constant unless the concentrations of (27) and the cathode region (28) are changed. In addition, when the Zener voltage needs to be changed by the integrated circuit formed in another region, the above-mentioned configuration has a problem that the Zener voltage cannot be changed except for changing the impurity profile.
更にはアノード領域(27)をグランドに落とす際は、グラ
ンド配線とアノード領域(27)を接続するパターンで結合
する必要があり、パターン面積を大きくしてしまう問題
点も有していた。Further, when the anode region (27) is dropped to the ground, it is necessary to connect the ground wiring and the anode region (27) by a pattern that connects them, which causes a problem of increasing the pattern area.
(ニ)問題点を解決するための手段 本発明は上述の問題点に鑑みてなされ、少なくとも前記
アノード領域(5)またはカソード領域(7)の横方向による
濃度勾配がある領域(5)にPN接合(10)を有し、このP
N接合(10)位置を濃度勾配がある領域(5)の所定位置に
設けることでツェナー電圧を任意に決定することが可能
となり、またアノード領域またはカソード領域を分離領
域とし、この分離領域を介してグランドに落とすことで
グランドとの接続のためのターンも不要となりパターン
面積を小さくすることができる。(D) Means for Solving the Problems The present invention has been made in view of the above problems, and PN is provided in at least the region (5) having a lateral concentration gradient in the anode region (5) or the cathode region (7). It has a junction (10) and this P
By providing the N-junction (10) position at a predetermined position of the region (5) having a concentration gradient, the Zener voltage can be arbitrarily determined, and the anode region or the cathode region serves as a separation region, and the separation region is used. By turning it down to the ground, the turn for connecting to the ground is unnecessary and the pattern area can be reduced.
(ホ)作用 例えばアノード領域(5)を熱拡散により形成する場合、
拡散孔を介して不純物が拡散され基板(3)の表面より基
板(3)の裏面に向って濃度が低下すると共に、拡散孔よ
り横方向へも拡散されており、拡散孔より横方向に濃度
が低下し不純物の濃度勾配が形成される。(E) Action For example, when the anode region (5) is formed by thermal diffusion,
Impurities are diffused through the diffusion holes and the concentration decreases from the front surface of the substrate (3) toward the back surface of the substrate (3), and is also diffused laterally from the diffusion holes, and the concentration is horizontal from the diffusion holes. And a concentration gradient of impurities is formed.
この濃度勾配を有する領域(5)にカソード領域(7)を重畳
させて拡散するとツェナー電圧Vzは決定され、更には
このカソード領域(7)の位置を第1図の太い矢印の如く
横方向にずらすことでPN接合部(10)の濃度を変えられ
るのでツェナー電圧を任意に変えることができる。When the cathode region (7) is superposed on the region (5) having this concentration gradient and diffused, the Zener voltage V z is determined, and further, the position of this cathode region (7) is changed in the lateral direction as shown by the thick arrow in FIG. Since the concentration of the PN junction portion (10) can be changed by shifting it to, the Zener voltage can be changed arbitrarily.
また前記分離領域(5)は直接グランドに落ちているの
で、この分離領域(5)をアノード領域(またはカソード
領域)として活用し、この分離領域(5)と重畳するよう
にカソード領域(またはアノード領域)を形成すれば回
路パターンを設けることなしに分離領域を介して直接グ
ランドに落とせる。Further, since the separation region (5) directly falls to the ground, the separation region (5) is utilized as an anode region (or cathode region), and the cathode region (or anode region) is overlapped with the separation region (5). If a region is formed, it can be directly dropped to the ground through the isolation region without providing a circuit pattern.
(ヘ)実施例 以下に本発明の実施例を第1図を参照しながら説明す
る。本発明のツェナーダイオード(1)は第1図に示さ
れ、先ずP型の半導体基板(2)と、この半導体基板(2)上
に形成したN型のエピタキシャル層(3)と、前記半導体
基板(2)と前記エピタキシャル層(3)との間に形成された
N+型の埋込層(4)と、前記エピタキシャル層(3)表面よ
り前記半導体基板(2)まで到達するP+型の分離領域(5)
と、このP+型の分離領域(5)により島状に分離された
島領域(6)と、この島領域(6)と少なくとも一方の分離領
域(5)に重畳するN+型の拡散領域(7)とを有し分離領域
(5)と拡散領域(7)でツェナーダイオード(1)が構成され
る。(F) Example An example of the present invention will be described below with reference to FIG. A Zener diode (1) of the present invention is shown in FIG. 1. First, a P-type semiconductor substrate (2), an N-type epitaxial layer (3) formed on the semiconductor substrate (2), and the semiconductor substrate An N + type buried layer (4) formed between the (2) and the epitaxial layer (3), and a P + type buried layer (4) reaching from the surface of the epitaxial layer (3) to the semiconductor substrate (2). Separation Area (5)
And an island region (6) separated into islands by the P + type separation region (5), and an N + type diffusion region overlapping the island region (6) and at least one of the separation regions (5) (7) with and separation area
Zener diode ( 1 ) is composed of (5) and diffusion region (7).
ここではP+型の分離領域(5)がアノード領域、N+型
の拡散領域(7)がカソード領域と対応する。Here, the P + type isolation region (5) corresponds to the anode region, and the N + type diffusion region (7) corresponds to the cathode region.
更にはカソード領域(7)はコンタクトを介してアルミニ
ウム電極(8)にオーミックコンタクトされており、この
電極(8)は半導体基板(2)の他領域に形成されている第2
図に示す如き半導体回路素子(9)と接続しており、全体
が半導体集積回路を構成している。Furthermore, the cathode region (7) is in ohmic contact with the aluminum electrode (8) via a contact, and the electrode (8) is formed on the other region of the semiconductor substrate (2).
It is connected to the semiconductor circuit element (9) as shown in the figure, and the whole constitutes a semiconductor integrated circuit.
また前記拡散領域(7)は分離領域(5)を介してグランドに
落ちている。Further, the diffusion region (7) falls to the ground via the isolation region (5).
本発明の第1の特徴とする所は前記N型の島領域(6)と
P+型の分離領域(5)に重畳するN+型の拡散領域(7)に
ある。The first feature of the present invention resides in the N + type diffusion region (7) overlapping the N type island region (6) and the P + type separation region (5).
例えばP+型の分離領域(5)の表面の矢印Eで示す所は
この分離領域(5)を形成する際の拡散孔の一方のエッジ
を示すものであり、この矢印Eより右方向に不純物濃度
勾配を有する。一方矢印E′の所は前記N+型の拡散領
域(7)を形成する際の拡散孔の一方のエッジを示すもの
であり矢印E′より左方向に不純物濃度勾配を有する。For example, a portion indicated by an arrow E on the surface of the P + -type isolation region (5) indicates one edge of the diffusion hole when the isolation region (5) is formed, and impurities to the right of the arrow E It has a concentration gradient. On the other hand, the arrow E'indicates one edge of the diffusion hole when the N + type diffusion region (7) is formed, and has an impurity concentration gradient to the left of the arrow E '.
従ってカソード領域と対応するN+型の拡散領域(7)を
第1図に示す太い矢印の方向に変えることでPN接合部
(10)の不純物濃度を変えることが可能となりツェナー電
圧Vzを任意に決めることができる。Therefore, by changing the N + type diffusion region (7) corresponding to the cathode region in the direction of the thick arrow shown in FIG.
The impurity concentration of (10) can be changed, and the Zener voltage V z can be arbitrarily determined.
ただし前述した濃度勾配はできるだけなだらかな方が好
ましく、深く拡散されている分離領域(5)はこの点で比
較的なだらかであり前記拡散領域(7)のマスク合せ精度
によるツェナー電圧Vzの偏差を小さくできる。However, the concentration gradient described above is preferably as gentle as possible, and the deeply diffused separation region (5) is comparatively gentle in this respect, and the deviation of the Zener voltage V z due to the mask alignment accuracy of the diffusion region (7) is considered. Can be made smaller.
また分離領域(5)のみ横方向の不純物濃度分布が形成さ
れていれば良く、必ずしも拡散領域(7)は横方向の不純
物濃度分布が形成されなくても良い。例えば分離領域
(5)は熱拡散し、この領域(5)の横方向不純物濃度分布を
有する所にイオン注入で拡散領域を形成してもツェナー
電圧Vzを任意に変えることが可能である。Further, it is sufficient that the lateral direction impurity concentration distribution is formed only in the separation region (5), and the lateral direction impurity concentration distribution need not necessarily be formed in the diffusion region (7). Separation area, for example
(5) thermally diffuses, and the Zener voltage V z can be arbitrarily changed even if a diffusion region is formed by ion implantation in a region having a lateral impurity concentration distribution in this region (5).
本発明の第2の特徴とする所は第2図に示す如く、アノ
ード領域(またはカソード領域)(5)を介してグランド
に落ちていることにある。As shown in FIG. 2, the second characteristic of the present invention is that it is grounded via the anode region (or cathode region) (5).
従って前記アノード領域(5)を別の拡散領域を用いず、
基板内に組込まれる分離領域(5)で代用し、かつ分離領
域(5)はグランドに落ちているために、前記別の拡散領
域やアノード領域からグランドまでの配線が不要となり
チップサスイズを縮小化できる。Therefore, without using another diffusion region for the anode region (5),
Since the isolation region (5) incorporated in the substrate is used as a substitute and the isolation region (5) falls to the ground, wiring from the other diffusion region or anode region to the ground is unnecessary, and the chip size can be reduced. .
(ト)発明の効果 以上説明した如く、少なくとも前記アノード領域(5)
(またはカソード領域(7))の横方向による濃度勾配が
ある領域にPN接合(10)を有し、このPN接合(10)位置
を濃度勾配がある領域(5)の所定位置に設けることでツ
ェナー電圧を任意に決定でき直接分離領域(5)を介して
グランドに落とせるのでパターン面積を縮小化できチッ
プサイズを小さくすることができる。(G) Effect of the Invention As described above, at least the anode region (5)
(Or the cathode region (7)) has a PN junction (10) in a region having a lateral concentration gradient, and the PN junction (10) is provided at a predetermined position in the region (5) having a concentration gradient. Since the Zener voltage can be arbitrarily determined and directly dropped to the ground via the isolation region (5), the pattern area can be reduced and the chip size can be reduced.
第1図は本発明の半導体集積回路の断面図、第2図は本
発明の半導体集積回路の回路図、第3図は従来の半導体
集積回路の断面図である。 (1)はツェナーダイオード、(2)は半導体基板、(3)はエ
ピタキシャル層、(4)は埋込層、(5)は分離領域、(6)は
島領域、(7)は拡散領域、(8)は電極、(9)は半導体回路
素子、(10)はPN接合部である。FIG. 1 is a sectional view of a semiconductor integrated circuit of the present invention, FIG. 2 is a circuit diagram of a semiconductor integrated circuit of the present invention, and FIG. 3 is a sectional view of a conventional semiconductor integrated circuit. (1) is a Zener diode, (2) is a semiconductor substrate, (3) is an epitaxial layer, (4) is a buried layer, (5) is an isolation region, (6) is an island region, (7) is a diffusion region, (8) is an electrode, (9) is a semiconductor circuit element, and (10) is a PN junction.
Claims (1)
上に形成された逆導電型のエピタキシャル層と、前記エ
ピタキシャル層表面より前記半導体基板まで到達する、
ダイオードの一方の領域となる一導電型の分離領域と、
前記分離領域の横方向拡散による濃度勾配を有する部分
にPN接合が位置するように形成された、前記ダイオー
ドの他方の領域となる逆導電型の拡散領域と、前記逆導
電型拡散領域を前記半導体基板の他領域の回路素子に接
続する接続手段を備えることを特徴とした半導体集積回
路。1. A semiconductor substrate of one conductivity type, an opposite conductivity type epitaxial layer formed on the semiconductor substrate, and a surface of the epitaxial layer reaching the semiconductor substrate.
An isolation region of one conductivity type which is one region of the diode,
The opposite conductivity type diffusion region, which is the other region of the diode, is formed so that the PN junction is located in a portion having a concentration gradient due to the lateral diffusion of the isolation region, and the opposite conductivity type diffusion region is provided in the semiconductor. A semiconductor integrated circuit comprising a connecting means for connecting to a circuit element in another region of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095554A JPH0638504B2 (en) | 1987-04-17 | 1987-04-17 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095554A JPH0638504B2 (en) | 1987-04-17 | 1987-04-17 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260182A JPS63260182A (en) | 1988-10-27 |
| JPH0638504B2 true JPH0638504B2 (en) | 1994-05-18 |
Family
ID=14140796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095554A Expired - Lifetime JPH0638504B2 (en) | 1987-04-17 | 1987-04-17 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638504B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158567A (en) * | 1983-02-28 | 1984-09-08 | Nec Corp | Semiconductor device containing constant-voltage diode |
| JPH0750790B2 (en) * | 1985-07-19 | 1995-05-31 | 三洋電機株式会社 | Zener diode |
-
1987
- 1987-04-17 JP JP62095554A patent/JPH0638504B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63260182A (en) | 1988-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638504B2 (en) | Semiconductor integrated circuit | |
| JPS5928368A (en) | semiconductor capacitive element | |
| JPH0638505B2 (en) | Semiconductor integrated circuit | |
| US5148249A (en) | Semiconductor protection device | |
| JPH0638506B2 (en) | Zener diode | |
| JP2664911B2 (en) | Semiconductor device | |
| JPH0828524B2 (en) | Semiconductor integrated circuit | |
| US4958209A (en) | Varicap diode structure | |
| JPH09181335A (en) | Semiconductor device | |
| JPH02196463A (en) | Photodetector with built-in circuit | |
| KR890004974B1 (en) | Transistor | |
| JPH0622998Y2 (en) | Semiconductor device | |
| JP3006795B2 (en) | Semiconductor device | |
| JPH0440272Y2 (en) | ||
| JP2538384B2 (en) | Semiconductor integrated circuit | |
| JPH0369155A (en) | Input protecting device of semiconductor integrated circuit | |
| JPH079385Y2 (en) | Semiconductor integrated circuit device | |
| JPH03270078A (en) | Electrostatic protective element | |
| JPH02285655A (en) | Junction isolated structure of integrated circuit device | |
| JPS6431434A (en) | Semiconductor integrated circuit | |
| JPS6042845A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH04122075A (en) | Voltage-normalized diode | |
| JPS6113956U (en) | Zener diode incorporated into integrated circuit | |
| JPS59191348A (en) | Semiconductor integrated circuit | |
| JPH0423421B2 (en) |