JPH063899B2 - クロツク同期回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック同期回路に関し、特にディジタルデー
タ伝送の復調時におけるクロック同期回路に関する。

〔従来の技術〕

ディジタルデータ伝送のクロック同期には、タンク回路
等が専ら用いられているが、同期の際受信側で送信デー
タを再生するためには、送信側と同一のクロックが必要
となる。このため同一クロックが受信側で再生される様
に、データを送信する前にクロック同期用の参照データ
を一定時間送信するのが一般的である。

〔発明が解決しようとする問題点〕

上述した従来のクロック同期においては、クロック同期
用の参照データを一定時間送信し、受信側でクロックが
準備された後はじめてデータが送出されることになる。
送信側がクロック同期用の参照データを送出する時間は
全く情報伝送から見れば無駄な時間であるのでこれは短
いほど良いと言うことになる。つまり従来は無駄な参照
データを送信するという問題点があった。

本発明の目的は、無駄な情報とも言うべき送信側からの
参照データを受けることなしにクロック同期を可能とす
るクロック同期回路を提供することにある。

〔問題点を解決するための手段〕

本発明のクロック同期回路は、間隔Ｔ_ｂで送信されたデ
ータの送信波形を間隔Ｔ_ｓでサンプルした離散信号を入
力して前記信号波形を復元する内挿フィルタと、復元さ
れた信号波形から抽出したクロック信号で前記復元され
た信号波形を打ちぬくことにより復調データを出力する
クロック制御回路と、前記間隔Ｔ_ｓでサンプルされたＮ
個の前記離散信号を記憶しその記憶した値を逆の順に出
力する記憶回路と、前記内挿フィルタの入力を前記離散
信号の入力から前記記憶回路の出力に接続変更するスイ
ッチとを備え、前記スイッチを前記離散信号の入力に接
続し、Ｎ個の前記離散信号を前記内挿フィルタに入力
し、クロック同期をとると同時に、Ｎ個の前記離散信号
を前記記憶回路に入力する第１のステップと、前記スイ
ッチを前記記憶回路の出力に接続し、Ｎ個の記憶した離
散信号を逆の順に前記内挿フィルタに入力し、クロック
同期のとれた復調信号を出力する第２のステップとから
なる。

〔作用〕

第１図は本発明の構成を説明するためのブロック図であ
る。初めスイッチ４は４１側に倒れており、端子１００
よりのＴ_ｓ間隔のサンプル値を入力すると、この入力サ
ンプル値は記憶回路３に格納される。サンプル値は逐次
内挿フィルタ１に入力され、その出力端子３００にはサ
ンプル以前の信号波形が再生される。この信号波形はク
ロック制御回路２に加えられて、しだいにクロック同期
がとられる。この出力は端子４００より出力されるが、
初め位相が合っていないため送信されたデータは忠実に
は再現されない。クロック制御回路２によりクロック同
期を完成させるに十分なサンプル数Ｎ個のサンプル値を
入力した後、スイッチ４は端子４２側に切り換えられ、
内挿フィルタ１は、記憶回路３から格納した時と逆の順
に出力される値を入力する。この時内挿フィルタ１には
時系列が逆のサンプル値が入力される。スイッチを切り
換える前のクロック同期状態を逆時間にした時にも保持
するためには、内挿フィルタをも逆時間動作させる。こ
れにより、逆時間後もクロック同期状態となる。また、
同期後も順時間のときの同期制御同様にクロック制御を
行う。しかし、逆時間にしたときの位相誤差量は、順時
間（第１のステップ）で得られていた進みと遅れとの関
係が符号反転し、今までの進み位相誤差が遅れ位相誤差
となり遅れ位相誤差が進み位相誤差となる。従って内挿
フィルタ１内のサンプル値系列がスイッチ４が切り換わ
る直前の値の逆系列になった時に、直前に得られた値と
同じ値になる様に位相をずらせばよい。この内挿フィル
タ１を逆時間内挿フィルタに変更する命令と位置合わせ
を行う命令を出力するが制御回路５である。

以上、スイッチ４の切り換わる以前を第１ステップと言
い、スイッチ４の切換え後を第２ステップと言う。第１
ステップの間にクロック同期を完成させる。この時、内
挿フィルタから出力される信号は同期過程中の信号であ
り、初めから全データに対してクロック同期した信号は
得られない。従って、第２ステップに切り換えた後にも
この同期状態を保たせながら再度データを内挿すること
により、データの始めから終りまでクロック同期の完成
したデータが得られることになる。

〔実施例〕

次に、本発明について第２図、〜第５図を参照して詳細
に説明する。

第２図は本発明のクロック同期回路の一実施例を示すブ
ロック図である。本実施例に用いる内挿フィルタ１の構
成としては、特願昭６０−００２３８８号明細書記載の
内挿フィルタがある。

第３図は第２図における内挿フィルタの一例を示すブロ
ック図、第４図は第３図における基本内挿フィルタの一
例を示すブロック図である。

第３図において、内挿フィルタ１は端子２００の入力多
値ディジタルサンプル値を各値に分配する入力回路６０
と、第４図に示す基本内挿フィルタ５０，〜５７と、各
基本内挿フィルタ５０，〜５７の出力を合成する合成回
路７０とから成る。又、クロック制御回路２には例えば
特願昭５８−０５７５２９号明細書記載のクロック位相
制御回路等種々の方式がある。

内挿フィルタ１は、第４図に示す様に２進カウンタ８６
によりカウントアップして内挿を行っている。このフィ
ルタを逆時間内挿フィルタにするには、端子６００に信
号を加え、ダウンカウントすることと、シフトレジスタ
８７とＲＯＭ８８の関係を選択回路８４により逆にする
こととにより可能となる。制御回路５は、基本内挿フィ
ルタの各シフトレジスタ８７をシフトさせるためのパル
ス発生器６１及びスイッチ４が４２側に切り換わった
後、クロック制御回路２より得られる出力に同期したパ
ルスによりスタートし、間隔Ｔ_ｂ／２カウントした後、
内挿フィルタの２進カウンタ８６をカウントアップから
カウントダウンに切り換えるためのカウンタ６２とクロ
ック６３とから構成される。

次に、第５図は第２図における動作を示すタイミングチ
ャートである。第５図中、記号Ｓ_ｍはｍ番目の出力デー
タ、記号ａ_ＮはＮ番目のサンプル値を示す。又、内挿フ
ィルタ内のシフトレジスタの値（ここでは６タップとす
る）及び内挿フィルタのカウンタ計数の値も示した。同
図ではサンプル値ａ_Ｎを入力し、出力データＳ_ｍを出力
後、切換えを行う。切換えは、図に示す様に２進カウン
タのアップ・ダウンによるシフトレジスタ入力が２個で
あるので、６タップすべてを入れ換えるためにパルス発
生器６１（第２図に図示）によりさらに４個シフトさせ
る。又、２進カウンタ８６（第４図に図示）は間隔Ｔ_ｂ
／２の後、アップカウンタからダウンカウンタに切り換
える。この動作により、次の出力からは出力データ
Ｓ_ｍ，Ｓ_ｍ−１，…と順にクロック同期したデータが得
られる。

〔発明の効果〕

以上説明した様に本発明のクロック同期回路は、通常デ
ータの前に付加されたクロック同期用の参照データを取
り去ってもクロック同期が可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の構成を説明するためのブロック図、第
２図は本発明のクロック同期回路の一実施例を示すブロ
ック図、第３図は第２図における内挿フィルタの一例を
示すブロック図、第４図は第３図における基本内挿フィ
ルタの一例を示すブロック図、第５図は第２図における
切換え時の動作を示すタイミングチャートである。 １…内挿フィルタ、２…クロック制御回路、３…記憶回
路、４…スイッチ、５…制御回路、５０，〜５７…基本
内挿フィルタ、６０…入力回路、６１…パルス発生器、
６２…カウンタ、６３…クロック、７０…合成回路、８
４…選択回路、８６…２進カウンタ、８７…シフトレジ
スタ、８８…ＲＯＭ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】間隔Ｔ_ｂで送信されたデータの信号波形を
   間隔Ｔ_ｓでサンプルした離散信号を入力して前記信号波
   形を復元する内挿フィルタと、復元された信号波形から
   抽出したクロック信号で前記復元された信号波形を打ち
   ぬくことにより復調データを出力するクロック制御回路
   とから構成されるクロック同期回路において、前記間隔
   Ｔ_ｓでサンプルされたＮ個の前記離散信号を記憶しその
   記憶した値を逆の順に出力する記憶回路と、前記内挿フ
   ィルタの入力を前記離散信号の入力から前記記憶回路の
   出力に接続変更するスイッチとを備え、前記スイッチを
   前記離散信号の入力に接続し、Ｎ個の前記離散信号を前
   記内挿フィルタに入力し、クロック同期をとると同時
   に、Ｎ個の前記離散信号を前記記憶回路に入力する第１
   のステップと、前記スイッチを前記記憶回路の出力に接
   続し、Ｎ個の記憶した離散信号を逆の順に前記内挿フィ
   ルタに入力し、クロック同期のとれた復調信号を出力す
   る第２のステップとからなることを特徴とするクロック
   同期回路。