Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0652790B2 - Method for manufacturing solid-state display device - Google Patents
[go: Go Back, main page]

JPH0652790B2 - Method for manufacturing solid-state display device - Google Patents

Method for manufacturing solid-state display device

Info

Publication number
JPH0652790B2
JPH0652790B2 JP3324984A JP3324984A JPH0652790B2 JP H0652790 B2 JPH0652790 B2 JP H0652790B2 JP 3324984 A JP3324984 A JP 3324984A JP 3324984 A JP3324984 A JP 3324984A JP H0652790 B2 JPH0652790 B2 JP H0652790B2
Authority
JP
Japan
Prior art keywords
semiconductor
igf
display device
state display
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3324984A
Other languages
Japanese (ja)
Other versions
JPS60177381A (en
Inventor
舜平 山崎
Original Assignee
株式会社半導体エネルギ−研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギ−研究所 filed Critical 株式会社半導体エネルギ−研究所
Priority to JP3324984A priority Critical patent/JPH0652790B2/en
Publication of JPS60177381A publication Critical patent/JPS60177381A/en
Publication of JPH0652790B2 publication Critical patent/JPH0652790B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明はマトリックス構成された固体表示装置におい
て、1つの表示用絵素に2つの絶縁ゲイト型半導体装置
(以下IGFという)を並列に連結せしめ、かかる並列構
成がされた一方のIGFの電気的に故障している場合、こ
の故障したIGFをトリミング(除去処理)することに
より非動作素子とし、その製造歩留りの向上をはかるこ
とを目的としている。
DETAILED DESCRIPTION OF THE INVENTION In the present invention, in a solid-state display device having a matrix structure, two insulating gate type semiconductor devices (hereinafter referred to as IGFs) are connected in parallel to one display pixel, and such a parallel structure is formed. When one of the IGFs is electrically defective, the defective IGF is trimmed (removal processing) to make it a non-operating element, and the purpose is to improve the manufacturing yield thereof.

本発明はこの目的のため、2つのIGFを互いに離間し、
一方をレーザ光の照射による非動作素子にしてリード
(バスライン)より電気的に分離しても他方に何等の損
傷がもたらされないように対構成をしたIGFを用いたこ
とを特長とする。
The present invention separates the two IGFs from each other for this purpose,
One of the features of the IGF is that it is used as a non-operating element by irradiating a laser beam, and a pair of IGFs are used so that no damage will be caused to the other even if it is electrically separated from the lead (bus line).

本発明は、トリミング可能なIGFとして、透光性絶縁性
基板上の第1の導電性電極、第1の半導体、第1の絶縁
体、第2の半導体、第2の導電性電極および第2の絶縁
体よりなる6層に積層された積層体の2つの側部におけ
る第1の絶縁体上に形成する第3の半導体によりチャネ
ル形成領域を構成せしめた一対をなす2つのIGFを用い
たものである。この対構成をしたIGFを各絵素に連結し
た固体表示装置を設けることに関する。
The present invention provides, as a trimmable IGF, a first conductive electrode, a first semiconductor, a first insulator, a second semiconductor, a second conductive electrode, and a second conductive electrode on a transparent insulating substrate. Using a pair of two IGFs in which a channel forming region is constituted by a third semiconductor formed on the first insulator on the two sides of the laminated body formed by laminating six layers of the above-mentioned insulator Is. This relates to providing a solid-state display device in which IGFs having this paired configuration are connected to each picture element.

本発明はかかるマトリックス構造の複合半導体装置を基
板上に設け、固体表示装置である液晶表示型、エレクト
ロ・クロミック表示型等のディスプレイ装置とすること
を目的としている。
An object of the present invention is to provide a composite semiconductor device having such a matrix structure on a substrate and to provide a solid-state display device such as a liquid crystal display type or electrochromic display type display device.

平面型の固体表示装置を設ける場合、平行な透光性基板
例えばガラス、プラスチック板上に一対の電極を設けて
この電極間に液晶を注入した液晶の固体表示装置が知ら
れている。
In the case of providing a flat-type solid-state display device, there is known a liquid-crystal solid-state display device in which a pair of electrodes are provided on a parallel transparent substrate such as a glass or plastic plate and a liquid crystal is injected between the electrodes.

この液晶表示またはエレクトロ・クロミック表示素子は
その等価回路としてキャパシタ(以下Cという)にて示
すことができる。このためIGFとCとを例えば2×2の
マトリックス構成せしめたものを第1図に示す。
This liquid crystal display or electrochromic display element can be represented by a capacitor (hereinafter referred to as C) as its equivalent circuit. For this reason, FIG. 1 shows the IGF and C formed in a matrix of 2 × 2, for example.

第1図において、マトリックスの各番地は一対を構成す
る2個のIGF (10),(10′)と、表示部としてのC(70)に
より1個の絵素を構成させている。
In FIG. 1, each address of the matrix constitutes one picture element by two IGFs (10) and (10 ') forming a pair and C (70) as a display section.

これらを列(Y方向のリード)(51),(52)としてビット
線に連結し、他方、ゲイト枝としてを連結された行(X
方向のリード)(53),(54)(ワード線)を設けたもので
ある。
These are connected to the bit lines as columns (leads in the Y direction) (51) and (52), while rows (X) are connected as gate branches.
Direction read) (53), (54) (word lines) are provided.

すると、例えば(51),(54)を「1」とし、(52),(54)を
「0」とすると、IGF (10),(10′)はともにオンとな
り、他の番地のIGFはオフとなる。そして任意のビット
線とワード線を1つづつ選択してオンすることにより、
電気的等価素子C(70)で示される表示部を選択的にオン
状態にすることができる。
Then, for example, if (51) and (54) are set to "1" and (52) and (54) are set to "0", both IGFs (10) and (10 ') are turned on, and IGFs at other addresses are Turns off. Then, select any one bit line and word line and turn them on,
The display section indicated by the electrical equivalent element C (70) can be selectively turned on.

本発明は、固体表示装置におけるアクティブ絵素が例え
ば640×525である時、そのすべての絵素のIGFを正常に
動作させることはその製品歩留りを考慮するとまったく
不可能である。このため本発明が一対のIGFのうち一方
のIGFのゲイトが破損(ショート)が生じている場合、
この破損しているIGFにレーザ光を照射するかまたは電
気的パルスを加えてショートした部分の電極の一方は気
化して除去してしまうことにより良品とするいわゆる冗
長用素子を各絵素に設けたものである。加えてこのIGF
のゲイト電極はLT用に昇華性金属を用い、特にクロムを
主成分としている金属を用い、この電極をLTしてもX方
向のリードが何等の支障のないようになさしめたもので
あることを特長としている。
According to the present invention, when the active picture elements in the solid-state display device are, for example, 640 × 525, it is impossible to operate the IGFs of all the picture elements normally in consideration of the product yield. Therefore, according to the present invention, when the gate of one of the pair of IGFs is damaged (short),
Each pixel is provided with a so-called redundant element, which is a non-defective by irradiating the damaged IGF with laser light or by applying an electrical pulse to vaporize and remove one of the shorted electrodes. It is a thing. In addition to this IGF
For the gate electrode of the above, a sublimable metal is used for LT, especially a metal containing chromium as a main component, and the electrode in the X direction does not hinder even if this electrode is LT. Is featured.

また第2の導電膜がIGFの電極であり、かつそのままビ
ット線用リード配線とすることと、積層体の第2の導電
膜、絶縁体が同一スタック内で同時に形成可能な結果、
フォトリソグラフィーの回数が4回のみ(ワード線のリ
ードとゲイト電極とを同一材料とするならば3回)でマ
トリックス構成をさせることができた。
In addition, the second conductive film is the electrode of the IGF, and the lead wire for the bit line is used as it is, and the second conductive film and the insulator of the laminated body can be simultaneously formed in the same stack.
It was possible to form the matrix structure only four times of photolithography (three times if the word line lead and the gate electrode are made of the same material).

かくすることによって、本発明をその設計仕様に基づい
て組み合わせることにより、ブラウン管に代わる平面テ
レビ用の固体表示装置を作ることができた。
Thus, by combining the present invention on the basis of its design specifications, a solid-state display device for a flat screen television, which replaces the cathode ray tube, could be manufactured.

第2図は本発明の固体表示装置の斜視図の部分断面図を
示す。図面において、ガラスまたはプラスチックの透光
性絶縁基板(1)、絵素の下側電極(36)、積層体(60)(こ
の一部にY方向のリードが第2の導電膜(16)により設け
られている)、X方向の2つのリード(29)、それぞれよ
り延在した一対を構成する2つのIGFのゲイト電極(19),
(19′)、配向処理被膜(30,(32)、液晶(70)、表示素子
の上側電極(33)、ガラスまたはプラスチックの上側接地
電極(34)、偏向板(35)よりなっている。かかる固体表示
装置における絶縁基板(1)上の積層型IGFの部分を拡大
し、以下に本発明の固体表示装置を示す。
FIG. 2 is a partial sectional view of a perspective view of the solid-state display device of the present invention. In the drawing, a glass or plastic translucent insulating substrate (1), a lower electrode (36) of a pixel, and a laminated body (60) (the lead in the Y direction is partially formed by the second conductive film (16). (Provided), two leads (29) in the X direction, and two IGF gate electrodes (19) forming a pair extending from each of them.
(19 '), alignment treatment coatings (30, 32), liquid crystal (70), upper electrode (33) of display element, upper ground electrode (34) of glass or plastic, and deflector (35). The laminated IGF on the insulating substrate (1) in such a solid-state display device is enlarged to show the solid-state display device of the present invention below.

第3図は本発明を実施するための積層型IGFの縦断面図
およびその製造工程を示したものである。
FIG. 3 shows a longitudinal sectional view of a laminated IGF for carrying out the present invention and a manufacturing process thereof.

この図面は表示絵素駆動用に2つのIGFを用いこれらを
1つの積層体にそって作製する製造例を示すが、同一基
板に複数ケ作る場合もまったく同様である。
This drawing shows a manufacturing example in which two IGFs are used for driving the display pixels and these are manufactured along one laminated body, but the same is true when a plurality of IGFs are manufactured on the same substrate.

第3図(A)において、絶縁基板(1)例えば石英ガラス
またはホウ珪酸ガラス基板又は有機フィルム上に第1の
導電膜(2)を下側電極、絵素の一方の電極として設け
た。この実施例では弗素が添加された酸化スズを主成分
とする透光性導電膜を0.3μの厚さに形成している。こ
れに選択エッチを第1のマスクを用いて施した。さら
にこの上面にPまたはN型の導電型を有する第1の非単
結晶半導体(3)を100〜3000Å、第1の絶縁体(4)(0.3〜
3μ)、前記第1の非単結晶半導体(3)と同一導電型を
有する第2の半導体(5)(0.1〜0.5μ)を積層(スタッ
ク)して設けた。この積層によりNIN,PIP構造(Iは絶
縁体)を有せしめた。
In FIG. 3 (A), the first conductive film (2) was provided on the insulating substrate (1) such as a quartz glass or borosilicate glass substrate or an organic film as the lower electrode and one electrode of the pixel. In this embodiment, a translucent conductive film containing fluorine-containing tin oxide as a main component is formed to a thickness of 0.3 μm. This was subjected to selective etching using the first mask. Furthermore, a first non-single crystal semiconductor (3) having P or N type conductivity is provided on the upper surface of 100 to 3000 Å, and a first insulator (4) (0.3 to
3 μ), and a second semiconductor (5) (0.1 to 0.5 μ) having the same conductivity type as the first non-single-crystal semiconductor (3) was provided by stacking. This stack has a NIN, PIP structure (I is an insulator).

この上面に、ITO(酸化インジューム・スズ)、MoSi2,T
iSi2,WSi2,W,Ti,Mo,Crを主成分とする耐熱性金属の第2
の導電膜(6)を、ここでは半導体に密接してクロムを
主成分とする金属(500〜3000Å)を用い、さらにその上
面にアルミニュームを0.5〜2μ例えば1μとして積層
して用いた。さらにその上層に層間絶縁物として有効な
第2の絶縁体(7)を0.5〜5μ例えば1μmの厚さに積層
した。この絶縁体はLP CVD法、PCVD法または光CVD等に
より作られた酸化珪素膜、窒化珪素膜またはPIQ等の有
機樹脂とした。
On top of this, ITO (Indium tin oxide), MoSi 2 , T
The second heat-resistant metal mainly composed of iSi 2 , WSi 2 , W, Ti, Mo, Cr
The conductive film (6) was made of metal (500 to 3000 Å), which was in close contact with the semiconductor and had chromium as a main component, and aluminum was laminated on the upper surface of 0.5 to 2 μ, for example, 1 μ. Further, a second insulator (7) effective as an interlayer insulator is laminated on the upper layer to a thickness of 0.5 to 5 μm, for example 1 μm. This insulator is an organic resin such as a silicon oxide film, a silicon nitride film or PIQ formed by the LP CVD method, the PCVD method or the photo CVD method.

次にこの積層体(60)の不要部分を第2のフォトマスク
を用いて除去した。
Next, an unnecessary portion of this laminated body (60) was removed using a second photomask.

この第1の非単結晶半導体(3)、第2の半導体(5)のN,P
層をN+NまたはP+PとしてN+NINN+,P+PIPP+(Iは絶縁
体)としてPまたはNと第1、第2の電極との接触抵抗
を下げることは有効であった。
N, P of the first non-single crystal semiconductor (3) and the second semiconductor (5)
It was effective to lower the contact resistance between P or N and the first and second electrodes as N + NINN + , P + PIPP + (I is an insulator) as a layer N + N or P + P.

かくのごとくにして、第3図(A)に示す前記第1の導
体(2)、第1の非単結晶半導体(3)、第1の絶縁体(4)、
第2の半導体(5)、第2の導体(6)及び第2の絶縁体(7)
よりなる積層体を第2のフォトマスクを用いて、第3
図(B)に示すように、第1の導体(12)、第1の非単結
晶半導体(13)、第1の絶縁体(14)、第2の半導体(15)、
第2の導体(16)及び第2の絶縁体(17)よりなる積層体(6
0)を第2のフォトマスクを用いて形成して得た。
As described above, the first conductor (2), the first non-single-crystal semiconductor (3), the first insulator (4) shown in FIG.
Second semiconductor (5), second conductor (6) and second insulator (7)
The laminated body including the
As shown in FIG. 1B, the first conductor (12), the first non-single-crystal semiconductor (13), the first insulator (14), the second semiconductor (15),
A laminate (6 comprising the second conductor (16) and the second insulator (17)
0) was formed by using the second photomask.

ここではプラズマ気相エッチ例えばHF気体またはCF4+O2
の混合気体を用い、0.1〜0.5torr,30Wとしてエッチ速度
500Å/分とした。
Here a plasma vapor etch such as HF gas or CF 4 + O 2
Etching rate is 0.1-0.5 torr, 30W using mixed gas
It was set at 500Å / min.

この後、これら積層体(60)を形成する第1の非単結晶半
導体(13)、第1の絶縁体(14)、第2の半導体(15)、第2
の導体(16)、第2の絶縁体(17)を覆ってチャネル形成領
域を構成する真性またはP-またはN-型の非単結晶半導体
を第3の半導体(24)として積層させた。この第3の半導
体(24)は、基板上にシランのグロー放電法(PCVD法)、
光CVD法、LT CVD法(HOMOCVD法ともいう)を利用して室
温〜500℃の温度例えばPCVD法における200℃、0.1torr,
30W,13.56MHzの条件下にて設けたもので、水素または弗
素が添加された非晶質(アモルファス)または半非晶質
(セミアモルファス)または多結晶構造の非単結晶珪素
半導体を用いている。本発明においてはアモルファスま
たはセミアモルファス半導体を中心として示す。
After that, the first non-single-crystal semiconductor (13), the first insulator (14), the second semiconductor (15), and the second semiconductor (13) that form these stacked bodies (60) are formed.
Intrinsic or P or N -type non-single-crystal semiconductor which constitutes the channel forming region and covers the conductor (16) and the second insulator (17) was laminated as the third semiconductor (24). This third semiconductor (24) is a silane glow discharge method (PCVD method) on a substrate,
Room temperature to 500 ℃ using photo CVD method, LT CVD method (also called HOMOCVD method), for example 200 ℃ in PCVD method, 0.1 torr,
It is provided under the condition of 30W, 13.56MHz and uses non-single crystal silicon semiconductor of amorphous or semi-amorphous (semi-amorphous) or polycrystalline structure to which hydrogen or fluorine is added. . In the present invention, an amorphous or semi-amorphous semiconductor is mainly shown.

さらに、その上面に同一反応炉にて、第3の半導体(24)
表面を大気に触れさせることなく窒化珪素膜(25)を光CV
D法にてシラン(ジシランでも可)とアンモニアとで水
銀励起法の気相反応により作製し、厚さは300〜2000Å
とした。
Furthermore, a third semiconductor (24) is placed on the top of the same reactor in the same reactor.
Optical CV of the silicon nitride film (25) without exposing the surface to the atmosphere
Produced by vapor-phase reaction of silane (disilane may be used) and ammonia by mercury excitation method by method D, and thickness is 300 to 2000Å
And

この絶縁膜は13.56MHz〜2.45GHzの周波数の電磁エネル
ギにより活性化した窒素またはアンモニア雰囲気に100
〜400℃浸して固相−気相反応の窒化珪素を形成しても
よい。
This insulating film is 100% in a nitrogen or ammonia atmosphere activated by electromagnetic energy with a frequency of 13.56MHz to 2.45GHz.
It may be immersed at ˜400 ° C. to form a solid-vapor reaction silicon nitride.

また、PCVD法により窒化珪素を形成させてもよい。Alternatively, silicon nitride may be formed by the PCVD method.

かくして第3図(B)に示すごとき第1の絶縁体(14)の
側周辺では、チャネル形成領域(9),(9′)とその上のゲ
イト絶縁物(25)としての絶縁物を形成させた。第3の半
導体(24)は第1の非単決勝半導体(13)、第2の半導体(1
5)とはダイオード接合を構成させている。
Thus, around the side of the first insulator (14) as shown in FIG. 3 (B), the channel forming regions (9), (9 ') and the insulator as the gate insulator (25) thereon are formed. Let The third semiconductor (24) is the first non-single final semiconductor (13) and the second semiconductor (1).
The diode junction is formed with 5).

第3図(B)において、この後この積層体上を覆って第
3の導電膜(18)を200〜2000Åの厚さ例えば500Åに形成
した。
In FIG. 3 (B), a third conductive film (18) is then formed on the laminated body so as to have a thickness of 200 to 2000Å, for example, 500Å.

この導電膜(18)はITO(酸化インジューム・スズ)、酸
化スズ、酸化インジュームのごとき透光性導電膜,Si,M
o,Crを主成分とする耐熱性を有しかつ昇華性の導電膜と
した。
This conductive film (18) is a transparent conductive film such as ITO (indium tin oxide), tin oxide, or indium oxide, Si, M.
A heat-resistant and sublimable conductive film containing o and Cr as main components was used.

ここではITO(500Å)またはクロムを主成分とする金属
(300〜800Å)との1層膜または2層膜(20)、(21)によ
り成就した。
Here, ITO (500Å) or a metal whose main component is chromium
(300-800Å) with 1 layer film or 2 layer film (20), (21).

さらにこの上面にアルミニュームを0.5〜3μ例えば1.5
μの厚さに真空蒸着法により積層し、そのシート抵抗を
0.1Ω/□以下とした。
Furthermore, aluminum is 0.5-3μ on this upper surface, for example 1.5
The sheet resistance is laminated by vacuum deposition to a thickness of μ.
0.1Ω / □ or less.

この後、この上面にレジストを形成し、第3のマスク
を用いて第4図に図示されているワード線(X方向)(5
3)用のアルミニュームのエッチングをした。さらに第4
のマスクを用いてとゲイト電極(19)、(19′)をエッチ
ング法により形成した。
After that, a resist is formed on this upper surface, and the word line (X direction) (5) shown in FIG.
The aluminum for 3) was etched. Furthermore, the fourth
Gate electrodes (19) and (19 ') were formed by the etching method using the mask of FIG.

かくして第3図(C)を得た。もちろんワード線(51)と
ゲイト電極とを併用するならばこののマスクはと同
様に処理される。
Thus, FIG. 3 (C) was obtained. Of course, if the word line (51) and the gate electrode are used together, this mask is processed in the same manner as.

第3図(C)より明らかなごとく、積層体(60)の両側面
を用いて2つのIGF (10),(10′)はチャネルを(9),
(9′)と2つを有し、第1の非単結晶半導体(13)にて構
成されるソースまたはドレイン、第2の半導体(15)にて
構成されるドレインまたはソースを有し、ゲイト電極(1
9),(19′)を有するペアを構成し、それぞれのIGFのゲ
イト電極は20〜40μの巾で互いに離間している。
As is apparent from FIG. 3 (C), the two IGFs (10), (10 ') have channels (9), using both sides of the laminate (60).
(9 ') and two, and has a source or drain composed of the first non-single-crystal semiconductor (13) and a drain or source composed of the second semiconductor (15). Electrode (1
9) and (19 ') are formed, and the gate electrodes of each IGF are separated from each other by a width of 20 to 40 µ.

かくしてソースまたはドレインを第1の非単結晶半導体
(13)、チャネル形成領域(9)、(9′)を有する第3の半導
体(24)、ドレインまたはソースを第2の半導体(15)によ
り形成せしめ、チャネル形成領域側面にはゲイト絶縁物
(25)、その外側面にゲイト電極(19),(19′)を設けた対
を構成する積層型のIGF(10),(10′)を作ることができ
た。
Thus, the source or drain is the first non-single-crystal semiconductor
(13), a channel forming region (9), a third semiconductor (24) having (9 '), a drain or a source are formed by the second semiconductor (15), and a gate insulator is formed on the side surface of the channel forming region.
(25), IGFs (10), (10 ') of the laminated type, which form a pair with the gate electrodes (19), (19') provided on the outer surface thereof, could be manufactured.

この2つのIGFの動作特性の調査をせんとする場合、例
えばその一方のゲイト電極ソースまたはドレインとがシ
ョートしていたとする。またはゲイト電極(19),(19′)
を絵素を構成する第1の導電体(2)からなる導電性電極
と素子の電極(12)がキャパシタの一方の電極(36)である
ため、駆動動作の一定の時間蓄積された電荷を保持し続
けなければならず、しかももしショートが起きていると
この電荷保持が不可能である。
In the case of investigating the operating characteristics of the two IGFs, it is assumed that one of the gate electrode sources or drains is short-circuited. Or gate electrodes (19), (19 ')
Since the conductive electrode composed of the first conductor (2) and the electrode (12) of the element which constitute the picture element are one electrode (36) of the capacitor, the charge accumulated for a certain period of time during the driving operation is This must be maintained, and if a short circuit occurs, this charge cannot be retained.

かかる故障のIGFはIGFの駆動作のX方向のリードおよび
Y方向のリード間に電流が100nA以上(各IGFはチャネル
長1μ、チャネル巾2mmとする)流れる。この不良セル
の検出には基板側より光照射(500nm以下の波長が好まし
い)を行い、この光照射により発生するキャリアの光電
流の大小により検出することができた。即ち良品ならば
大きく光電流の影響を受けるが、不良品ならばほとんど
変化がないことより判定が不可能であった。
In such a faulty IGF, a current of 100 nA or more (each IGF has a channel length of 1 μ and a channel width of 2 mm) flows between the X-direction lead and the Y-direction lead of the IGF drive operation. For the detection of this defective cell, light irradiation (wavelength of 500 nm or less is preferable) was performed from the substrate side, and it was possible to detect it by the magnitude of photocurrent of carriers generated by this light irradiation. That is, if the product was a good product, it was greatly affected by the photocurrent.

もちろん本発明においては、X方向のリードはアルミニ
ュームを主配線とする。シート抵抗も0.1Ω/□以下で
あり、厚さは0.5μ以下を有する。しかし他方このリー
ドより枝分かれしたIGFのゲイド電極はITOのみ、ITOと
クロムを主成分とする金属またはクロムを主成分とする
金属のみにより形成し、薄い厚さ(例えば300〜800Å)
の昇華性導体を用いていることが大きな特長である。
Of course, in the present invention, the lead in the X direction uses aluminum as the main wiring. The sheet resistance is also 0.1Ω / □ or less, and the thickness is 0.5μ or less. On the other hand, however, the IGF gate electrode branched from this lead is made of ITO only, ITO and a metal containing chromium as a main component or only a metal containing chromium as a main component, and has a thin thickness (for example, 300 to 800Å).
The use of the sublimable conductor is a major feature.

即ちかかる昇華性を有する金属をゲイト電極とし、かつ
その厚さが薄い場合、パルス電圧をX方向のリードとY
方向のリード間に良品のゲイト絶縁物が破損しない程度
であって、高い電圧で加えた。すると、このショートし
た不良のIGFのゲイト部分のみが発熱し、その上の電極
を部分的に昇華させて除去することが可能となる。
That is, when the sublimable metal is used as the gate electrode and the thickness thereof is thin, the pulse voltage is applied to the lead in the X direction and the Y direction.
It was applied at a high voltage so that a good gate insulating material was not damaged between the leads in the direction. Then, only the short-circuited defective IGF gate portion generates heat, and the electrode on the gate portion can be partially sublimated and removed.

この時、ゲイト電極はアルミニューム等の金属が絶縁物
と反応し、低級酸化物を作りやすかったり、または絶縁
膜中に拡散しやすい金属(金等)であることは好ましく
ない。このことより本発明に用いられたゲイト電極はX
方向のリードから枝分かれさせたもので、その方向は垂
直である。
At this time, it is not preferable for the gate electrode to be a metal (gold or the like) that is likely to react with an insulator such as aluminum to form a lower oxide or diffuse easily into the insulating film. Therefore, the gate electrode used in the present invention is X
It is branched from the direction lead, and the direction is vertical.

かくのごとくして対構成をしたIGFの一方が故障であっ
た場合、そのゲイト電極を単にパルス電圧を加えてトリ
ミングして除去する。またはリートからゲイト電極をレ
ーザトリミングにより除去するという2つの方法が640
×525のマトリックス絵素のうちの不良IGFのすべてに施
し、良品として駆動させることが可能となった。
If one of the paired IGFs is defective, the gate electrode is simply trimmed by applying a pulse voltage and removed. Alternatively, there are two methods of removing the gate electrode from the REIT by laser trimming.
It was possible to apply it to all defective IGFs in the matrix pixel of × 525 and drive it as a good product.

もちろんそのトリミング工程として不良箇所のIGFを調
べるため、最初電気パルスを加え、ゲイト電極に損傷を
与え、その後このゲイト電極を目視により検出してその
IGFをレーザ光によりゲイト電極をリードよりトリミン
グして不動作とする方法も有効であることはいうまでも
ない。
Of course, as a trimming process, in order to check the IGF of the defective portion, an electric pulse is first applied to damage the gate electrode, and then this gate electrode is visually detected and
It goes without saying that it is also effective to trim the IGF from the lead by laser light to make it inoperative.

第4図は第3図に示したIGFを用いて、第1図に示した
本発明の固体表示装置の部分の平面図を示したものであ
る。
FIG. 4 is a plan view of a portion of the solid-state display device of the present invention shown in FIG. 1 using the IGF shown in FIG.

第4図(A)は第1図の(1,1),(1,2),(2,1),(2,2)の番
地に対応して特に(1,2)の番地のIGFの平面図である。さ
らに第4図(B)は第4図(A)のB−B′の縦断面図
である。また第4図(A)のA−A′の縦断面図には第
3図(C)が対応している。このIGFの下側の電極(12)
より延在した電極(第4図では下側に設けられている)
(36)は、絵素で構成する液晶(キャパシタ)(70)に連結
せしめている。他方は液晶(70)の接地電極(32)として設
けられる。
FIG. 4 (A) corresponds to the addresses (1,1), (1,2), (2,1), (2,2) in FIG. 1 and especially the IGF at the address (1,2). FIG. Further, FIG. 4 (B) is a vertical sectional view taken along the line BB 'in FIG. 4 (A). Further, FIG. 3 (C) corresponds to the vertical sectional view taken along the line AA ′ in FIG. 4 (A). The lower electrode of this IGF (12)
More extended electrode (provided on the lower side in FIG. 4)
(36) is connected to a liquid crystal (capacitor) (70) composed of picture elements. The other is provided as the ground electrode (32) of the liquid crystal (70).

第4図において、積層体(60)に対し、これにそって設け
られたゲイト電極(19),(19′)は積層体(60)と直交して
設けられているX方向のリード(53)に連結している。積
層体(60)の内部に設けられている第2の導電膜(51)は、
Y方向のリード配線とし構成させた。かくしてX方向、
Y方向にマトリックス構成を有し、1Tr/絵素構造を有
せしめることができた。
In FIG. 4, a gate electrode (19), (19 ') provided along the laminated body (60) is provided in the X direction lead (53) orthogonal to the laminated body (60). ). The second conductive film (51) provided inside the laminate (60) is
It was configured as lead wiring in the Y direction. Thus the X direction,
It has a matrix structure in the Y direction and can have a 1Tr / pixel structure.

さらに第4図より明らかなごとく、このディスプレイの
製造は5回(素子のみでは3回)のフォトエッチングに
より得ることができた。従来は7回も用いていたが本発
明構成はこの回数を2回少なくすることができた。また
本発明のディスプレイのIGFに必要な面積は全体の1%
以下である。
Further, as is clear from FIG. 4, the manufacture of this display could be obtained by photoetching five times (three times for the element alone). Conventionally, the number of times was used seven times, but the number of times can be reduced by two in the configuration of the present invention. Also, the area required for the IGF of the display of the present invention is 1% of the whole.
It is the following.

表示部は91%、リード部8%であった。本発明は20イン
チの大型ディスプレイを製造するに際し、現在のマスク
製造技術ではマスクの最小線巾は25μとなってしまう。
しかし本発明はかかる25μをX,Y方向のリードとして用
いながら、このIGFのチャネル長は1μまたはそれ以下
にマスク精度の制限をまったく受けないという大きな特
長を有する。そしてチャネル長の短いIGFであるため、
基板におけるIGFとして必要な面積を少なくでき、かつ
フォトリソグラフィの精度が動作周波数の上限を限定し
ないという他の特長を有する。
The display portion was 91% and the lead portion was 8%. According to the present invention, when a large 20-inch display is manufactured, the minimum mask line width becomes 25 μ by the current mask manufacturing technology.
However, the present invention has a great feature that the channel length of this IGF is 1 μm or less and the mask precision is not limited at all, while using 25 μm as a lead in the X and Y directions. And since it is an IGF with a short channel length,
It has other features that the area required for the IGF on the substrate can be reduced and the accuracy of photolithography does not limit the upper limit of the operating frequency.

さらにこれらの絵素を高周波で動作させるため、IGFの
周波数特性がきわめて重要であるが、本発明のIGFはVDD
=5V,GG=5Vにおいてカットオフ周波数10MHz以上(17.5M
Hz)(NチャネルIGF)を有せしめることができた。Vth
=0.2〜2Vにすることがゲイト絶縁物(25)への添加不純
物の濃度制御で可能となった。
Furthermore for operating these picture elements at a high frequency, the frequency characteristics of the IGF is critical, IGF the present invention is V DD
= 5V, GG = 5V, cutoff frequency 10MHz or more (17.5M
Hz) (N-channel IGF). V th
= 0.2 to 2V can be achieved by controlling the concentration of the impurity added to the gate insulator (25).

かくのごとく一対を構成するIGFの一方のゲイト電極が
ショートしていた場合、この上方よりレーザを例えばQ
スイッチがかけられたYAGレーザ光を照射しゲイト電極
を昇華気化させてしまうことによりパネル全体の歩留り
をこれまでの3%しかない状態より(不良絵素が5ケ以
下を良品とする)から40%を越えるほどの歩留りにまで
向上させることができた。加えてレーザ光(ここでは波
長1.06μのYAGレーザを使用)または直径10〜30μを有
する。しかし、本発明の一対のIGFのゲイト電極間は30
μ離れているため対をなす他のIGFに何等の支障もな
く、一方のショートした側の絵素を除去することができ
た。
In this way, when one of the gate electrodes of the IGF forming a pair is short-circuited, the laser from above this, for example, Q
By irradiating a switched YAG laser beam to sublimate and vaporize the gate electrode, the yield of the whole panel is 40% from that of the previous 3% (defective pixels are 5 or less). The yield could be improved to exceed%. In addition, it has a laser beam (here, a YAG laser having a wavelength of 1.06μ is used) or a diameter of 10 to 30μ. However, the gap between the pair of IGF gate electrodes of the present invention is 30
Since they were separated by μ, there was no hindrance to the other IGF paired, and the picture element on the shorted side on one side could be removed.

さらに製造に必要なマスクも4回で十分であり、マスク
精度を必要としない等の多くの特長をチャネル長が0.2
〜1μときわめて短くすることができることに加えて有
せしめることができた。
In addition, the number of masks required for manufacturing is four, and many features such as mask accuracy are not required.
In addition to being able to make it extremely short to 1 μ, it was possible to make it possible.

さらにこれらのトリミンド処理をしてしまった後、この
IGFのオーバコート用ポリイミド樹脂(26)により、絵素
の部分のみに液晶(70)が充填させている。また絵素の周
辺部は、2つの電極(36),(33)(第2図参照)間のスペ
ーサ(厚さ1〜10μ)をも兼ね、加えてこのスペーサを
して絵素周辺部を黒色化(無反射)してブラックマトリ
ックスとして併用せしめた。このブラックマトリックス
化により、この絵素のコントラストを向上させてること
ができた。さらに(31)の領域に表示体である例えばGH
(ゲスト・ホスト)型等の液晶が充填され、この絵素を
IGF(10),(10′)のオン、オフにより制御を行なわしめ
た。
After further processing these triminds, this
The IGF overcoat polyimide resin (26) fills the liquid crystal (70) only in the pixel area. The peripheral part of the picture element also serves as a spacer (thickness 1 to 10 μ) between the two electrodes (36) and (33) (see FIG. 2). It was blackened (no reflection) and used as a black matrix. By making this black matrix, the contrast of this picture element could be improved. Furthermore, in the area of (31), a display object such as GH
This guest element is filled with liquid crystal such as (guest / host) type.
The control was performed by turning on and off the IGF (10) and (10 ').

本発明において、液晶(31)用の配向処理がされた2つの
電極(30),(32)間を1〜10μとし、その間隙に例えばGH
型の液晶を注入し、加えて対抗基板(1′)内に赤、緑、
黄のフィルタをうめこむことによりこのディスプレイを
カラー表示することが可能である。そして赤緑黄の3つ
の要素を交互に配列せしめればよい。
In the present invention, the distance between the two electrodes (30) and (32) that have been subjected to the alignment treatment for the liquid crystal (31) is set to 1 to 10 μ, and a gap such as GH
Inject liquid crystal into the mold, and add red, green, and
This display can be displayed in color by incorporating a yellow filter. Then, the three elements of red, green, and yellow may be arranged alternately.

本発明において第2の積層体として半導体を用いこの側
周辺をチャネル形成領域として用いることは有効であ
る。しかしかかる構造においては第3の半導体を形成す
る工程がないという特長を有するが、かかる場合この半
導体の表面がエッチング雰囲気にさらされるため、界面
準位密度が前記した第3の半導体を用いる方法に比べて
大きくなり、各IGF間にバラツキが発生してしまうとい
う欠点を有する。
In the present invention, it is effective to use a semiconductor as the second stacked body and use the periphery of this side as a channel formation region. However, although such a structure has a feature that there is no step of forming a third semiconductor, in such a case, since the surface of this semiconductor is exposed to an etching atmosphere, the method using the third semiconductor having the above interface state density is It has a disadvantage that it becomes larger than the above and variation occurs between each IGF.

本発明における非単結晶半導体は珪素、ゲルマニューム
または炭化珪素(SixC1-x 0<x<1)、絶縁体は炭化珪素ま
たは窒化珪素を用いた。
Silicon, germanium or silicon carbide (SixC 1-x 0 <x <1) was used as the non-single crystal semiconductor in the present invention, and silicon carbide or silicon nitride was used as the insulator.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の固体表示装置の絶縁ゲイト型半導体装
置とキャパシタとを絵素としたマトリックス構造の等価
回路を示す。 第2図は本発明の固体表装置の斜視図である。 第3図(A),(B),(C)は本発明の積層型絶縁ゲイト型半導
体装置の工程を示す縦断面図である。 第4図(A),(B)は本発明の積層型絶縁ゲイト型半導体装
置とキャパシタまた表示部とを一体化した平面ディスプ
レイを示す固体表示装置の縦断面図である。
FIG. 1 shows an equivalent circuit of a matrix structure in which an insulating gate type semiconductor device of a solid-state display device of the present invention and a capacitor are picture elements. FIG. 2 is a perspective view of the solid state display device of the present invention. 3 (A), (B), and (C) are vertical cross-sectional views showing the steps of the laminated insulating gate type semiconductor device of the present invention. 4 (A) and 4 (B) are vertical sectional views of a solid-state display device showing a flat display in which the laminated insulating gate type semiconductor device of the present invention and a capacitor or a display unit are integrated.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】基板上に導電膜よりなる絵素を構成する第
1の電極にソースまたはドレインが連結された一対の第
1および第2の絶縁ゲイト型電界効果半導体装置を設
け、該半導体装置のドレインまたはソースはY方向のリ
ードに連結し、前記半導体装置の昇華性金属を主成分と
するゲイト電極は互いに離間してX方向のリードにとも
に連結して設けられた固体表示装置において、前記一対
の絶縁ゲイト型電界効果半導体装置のうち破損した方の
ゲイト電極を気化して除去すること特徴とする固体表示
装置の作製方法。
1. A pair of first and second insulated gate field effect semiconductor devices, in which a source or a drain is connected to a first electrode constituting a pixel made of a conductive film, are provided on a substrate, and the semiconductor device is provided. The drain or source of the semiconductor device is connected to a lead in the Y direction, and the gate electrodes of the semiconductor device having a sublimable metal as a main component are spaced apart from each other and connected to the lead in the X direction. A method for manufacturing a solid-state display device, characterized in that a damaged gate electrode of a pair of insulating gate type field effect semiconductor devices is vaporized and removed.
【請求項2】特許請求の範囲第1項において、昇華性金
属は、クロムを主成分としている金属であることを特徴
とする固体表示装置の作製方法。
2. A method for manufacturing a solid-state display device according to claim 1, wherein the sublimable metal is a metal whose main component is chromium.
JP3324984A 1984-02-23 1984-02-23 Method for manufacturing solid-state display device Expired - Lifetime JPH0652790B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3324984A JPH0652790B2 (en) 1984-02-23 1984-02-23 Method for manufacturing solid-state display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3324984A JPH0652790B2 (en) 1984-02-23 1984-02-23 Method for manufacturing solid-state display device

Publications (2)

Publication Number Publication Date
JPS60177381A JPS60177381A (en) 1985-09-11
JPH0652790B2 true JPH0652790B2 (en) 1994-07-06

Family

ID=12381211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3324984A Expired - Lifetime JPH0652790B2 (en) 1984-02-23 1984-02-23 Method for manufacturing solid-state display device

Country Status (1)

Country Link
JP (1) JPH0652790B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136076A (en) * 1986-11-28 1988-06-08 松下電器産業株式会社 Thin film transistor array
US7758172B2 (en) 2003-07-18 2010-07-20 Seiko Epson Corporation Injection apparatus and a valve device provided in a passage
JP2010000807A (en) * 2003-07-25 2010-01-07 Seiko Epson Corp Valve device and liquid ejection apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit

Also Published As

Publication number Publication date
JPS60177381A (en) 1985-09-11

Similar Documents

Publication Publication Date Title
JP2771820B2 (en) Active matrix panel and manufacturing method thereof
US6043859A (en) Active matrix base with reliable terminal connection for liquid crystal display device
US6475837B2 (en) Electro-optical device
JP4180575B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR100264112B1 (en) Active matrix panel and manufacturing method of the same
JP2776378B2 (en) Thin film transistor array substrate and method of manufacturing the same
JPH1048664A (en) Liquid crystal display device and its production
US5466620A (en) Method for fabricating a liquid crystal display device
JPS6129820A (en) Substrate for active matrix display device
JP3799915B2 (en) Electro-optical device manufacturing method, semiconductor substrate, and electro-optical device
JPH0652790B2 (en) Method for manufacturing solid-state display device
KR100997963B1 (en) Thin film transistor array panel and manufacturing method thereof
JP2002111001A (en) Wiring board and method of manufacturing wiring board
KR100614459B1 (en) Manufacturing method of array substrate for liquid crystal display device
JP2710793B2 (en) Liquid crystal display panel and method of manufacturing the same
JPH0473764B2 (en)
JPH0682819A (en) Production of array substrate
JPS60180171A (en) Insulated gate type field-effect semiconductor device and trimming method
JPH0722202B2 (en) Insulated gate type field effect semiconductor device
JPH0627981B2 (en) Display electrode array for active matrix type display device and manufacturing method thereof
JPS62219662A (en) Amorphous silicon thin-film transistor matrix array
JPH0568707B2 (en)
KR0127333Y1 (en) Thin film transistor
JP2000040827A (en) Semiconductor device and method of manufacturing semiconductor device
JPH0346630A (en) Production of thin-film diode

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term