Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0473764B2 - - Google Patents
[go: Go Back, main page]

JPH0473764B2 - - Google Patents

Info

Publication number
JPH0473764B2
JPH0473764B2 JP59033248A JP3324884A JPH0473764B2 JP H0473764 B2 JPH0473764 B2 JP H0473764B2 JP 59033248 A JP59033248 A JP 59033248A JP 3324884 A JP3324884 A JP 3324884A JP H0473764 B2 JPH0473764 B2 JP H0473764B2
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
igf
laminate
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59033248A
Other languages
Japanese (ja)
Other versions
JPS60177380A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP59033248A priority Critical patent/JPS60177380A/en
Publication of JPS60177380A publication Critical patent/JPS60177380A/en
Publication of JPH0473764B2 publication Critical patent/JPH0473764B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は基板上の悲単結晶半導体を用いた縦チ
ヤネル型の積層型の絶縁ゲイト型半導体装置(以
下IGFという)をマトリツクス構成をして設けた
固体表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid state display device in which a vertical channel type stacked type insulated gate type semiconductor device (hereinafter referred to as IGF) using a single crystal semiconductor on a substrate is provided in a matrix configuration.

本発明は、透光性絶縁性基板上の第1の導電性
電極、第1の半導体、第1の絶縁体、第2の半導
体、第2の導電性電極および第2の絶縁体よりな
る6層に積層された積層体の2つの側部における
第1の絶縁体上に形成する第3の半導体によりチ
ヤネル形成領域を構成せしめた一対をなす2つの
IGFを用いて固体表示装置を設けることに関す
る。
The present invention provides a semiconductor device comprising a first conductive electrode, a first semiconductor, a first insulator, a second semiconductor, a second conductive electrode, and a second insulator on a transparent insulating substrate. A third semiconductor formed on the first insulator on two sides of the laminate stacked in layers constitutes a pair of channel forming regions.
Related to providing solid state display devices using IGF.

本発明はこの積層体を用い、第1の導電性電極
より延在させて絵素の一方の電極として設けてい
る。そして第2の導電膜をY方向に配設して、一
対のゲイト電極に連結したリードをX方向に配設
し、マトリツクス構成をさせることを目的として
いる。
The present invention uses this laminate and extends from the first conductive electrode to serve as one electrode of the picture element. The second conductive film is disposed in the Y direction, and leads connected to a pair of gate electrodes are disposed in the X direction to form a matrix configuration.

本発明はかかるマトリツクス構造の複合半導体
装置を基板上に設け、固体表示装置である液晶表
示型、エレクトロ・クロミツク表示型等のデイス
プレイ装置とすることを目的としている。
The object of the present invention is to provide a composite semiconductor device having such a matrix structure on a substrate and use it as a display device such as a liquid crystal display type or an electrochromic display type which is a solid state display device.

平面型の固体表示装置を設ける場合、平行な透
光性基板例えばガラス、プラスチツク板上に一対
の電極を設けてこの電極間に液晶を注入した液晶
の固体表示装置が知られている。
When providing a flat solid state display device, a liquid crystal solid state display device is known in which a pair of electrodes are provided on parallel light-transmitting substrates, such as glass or plastic plates, and liquid crystal is injected between the electrodes.

このためこの表示部を複数の絵素とし、それを
マトリツクス構成させ、任意の絵素をその周辺部
に設けられたデコータ、ドライバの論理回路によ
り制御してオンまたはオフ状態にするには、その
絵素に対応したIGFおよびインバータ、抵抗等を
同一プロセス、同一構造で作ることを必要として
いた。そしてこのIGFに制御信号を与えて、それ
に対応した絵素をオンまたはオフさせたものであ
る。
Therefore, in order to make this display section into a plurality of picture elements, configure them into a matrix, and turn any picture element into an on or off state by controlling it with a logic circuit of a decoder and driver provided around the picture element, it is necessary to It was necessary to make IGFs, inverters, resistors, etc. that correspond to the picture elements using the same process and structure. A control signal is then given to this IGF to turn on or off the corresponding picture element.

この液晶表示またはエレクトロ・クロミツク表
示素子はその等価回路としてキヤパシタ(以下C
という)にて示すことができる。このためIGFと
Cとを例えば2×2のマトリツクス構成せしめた
ものを第1図に示す。
This liquid crystal display or electrochromic display element uses a capacitor (hereinafter referred to as C) as its equivalent circuit.
). For this purpose, IGF and C are arranged in a 2×2 matrix, for example, as shown in FIG.

第1図において、マトリツクスの各番地は一対
を構成する2個のIGF10,10′と、表示部と
してのC70により1個の絵素を構成させてい
る。
In FIG. 1, each address of the matrix constitutes one picture element by two IGFs 10 and 10' forming a pair and C70 as a display section.

これらを列(Y方向)51,52としてビツト
線に連結し、他方、ゲイトを連結して行(X方
向)53,54(ワード線)を設けたものであ
る。
These are connected to bit lines as columns (Y direction) 51 and 52, and on the other hand, gates are connected to form rows (X direction) 53 and 54 (word lines).

すると、例えば51,54を「1」とし、5
2,54を「0」とすると、IGF10,10′は
ともにオンとなり、他の番地のIGFはオフとな
る。そして任意のビツト線とワード線を1つづつ
選択してオンすることにより、電気的等価素子C
70で示させる表示部を選択的にオン状態にする
ことができる。
Then, for example, 51 and 54 are set as "1", and 5
When 2 and 54 are set to "0", both IGFs 10 and 10' are turned on, and IGFs at other addresses are turned off. Then, by selecting arbitrary bit lines and word lines one by one and turning them on, the electrically equivalent element C
A display section 70 can be selectively turned on.

本発明はこのマトリツクス構成された2つの
IGFを対構成(例えば10,10′)に1つの積
層体の両側面を用いて実施し、本発明は2つの
IGFを用いている。従来より公知の横チヤネル型
IGFよりも表示部以外のIGF配線に必要な面積を
少なくさせたことに加えて、固体表示装置におけ
るアクテイブ絵素が例えば640×525である時、そ
のすべての絵素のIGFを正常に動作させることは
その製品歩留りを考慮するとまつたく不可能であ
る。このため本発明が一対のIGFのうち一方の
IGFのゲイト破損が生じている場合、この破損し
ているIGFをX方向のリードからレーザトリミン
グ(以下LTという)して分離し除去してしまう、
いわゆる冗長用素子を各絵素のすべてに設けたも
のである。加えてこのIGFのゲイト電極はLT用
に昇華性金属を用い、特にクロムを主成分として
いる金属を用い、この電極をLTしてもX方向の
リードが何等の支障のないようになさしめたもの
であることを特長としている。
The present invention utilizes two
Implementing IGF in a paired configuration (e.g. 10, 10') using both sides of one laminate, the present invention
IGF is used. Traditionally known horizontal channel type
In addition to reducing the area required for IGF wiring other than the display part compared to IGF, when the active picture elements in a solid-state display device are, for example, 640 x 525, the IGF of all the picture elements can operate normally. This is simply impossible when considering the product yield. For this reason, the present invention provides for one of the pair of IGFs.
If the gate of the IGF is damaged, the damaged IGF is separated and removed by laser trimming (hereinafter referred to as LT) from the lead in the X direction.
A so-called redundant element is provided in every picture element. In addition, the gate electrode of this IGF uses a sublimable metal for LT, especially a metal whose main component is chromium, so that the lead in the X direction will not have any problem even when this electrode is used for LT. It is characterized by being a thing.

また第2の導電膜がIGFの電極であり、かつそ
のままビツト線用リード配線とすることと、積層
体の第2の導電膜、絶縁体が同一スタツク内で同
時に形成可能な結果、フオトリングラフイーの回
数が4回のみ(ワード線のリードとゲイト電極と
を同一材料とするならば3回)でマトリツクス構
成をさせることができた。
In addition, since the second conductive film is an electrode of the IGF and is used as a lead wire for the bit line, and the second conductive film and insulator of the laminate can be formed simultaneously in the same stack, the photo line graph It was possible to form a matrix structure by repeating E only four times (three times if the word line leads and gate electrodes were made of the same material).

かくすることによつて、本発明をその設計仕様
に基づいて組み合わせることにより、ブラウン管
に代わる平面テレビ用の固体表示装置を作ること
ができた。
In this way, by combining the present invention based on its design specifications, it was possible to create a solid-state display device for flat televisions that can replace cathode ray tubes.

第2図は本発明の固体表示装置の斜視図の部分
断面図を示す。図面において、ガラスまたはプラ
スチツクの透光性絶縁基板1、絵素の下側電極3
6、積層体60(この一部にY方向のリードが第
2の導電膜16により設けられている)、X方向
の2つのリード29、それぞれより延在した一対
を構成する2つのIGFのゲイト電極19,19′、
配向処理被膜30,32、液晶70、表示素子の
上側電極33、ガラスまたはプラスチツクの上側
接地電極34、偏向板35よりなつている。かか
る固体表示装置における絶縁基板1上の積層型
IGFの部分を拡大し、以下に本発明の固体表示装
置を示す。
FIG. 2 shows a partial sectional view of a perspective view of the solid state display device of the present invention. In the drawing, a transparent insulating substrate 1 made of glass or plastic, a lower electrode 3 of a pixel
6. Laminated body 60 (a part of which is provided with leads in the Y direction by the second conductive film 16), two leads 29 in the X direction, and two IGF gates constituting a pair extending from each other. electrodes 19, 19',
It consists of alignment coatings 30, 32, liquid crystal 70, an upper electrode 33 of a display element, an upper ground electrode 34 made of glass or plastic, and a deflection plate 35. A stacked type on an insulating substrate 1 in such a solid state display device.
The solid-state display device of the present invention is shown below with an enlarged portion of the IGF.

第3図は本発明を実施するための積層型IGFの
縦断面図およびその製造行程を示したものであ
る。
FIG. 3 shows a longitudinal cross-sectional view of a laminated IGF for carrying out the present invention and its manufacturing process.

この図面は表示絵素駆動用に2つのIGFを用い
これらを1つの積層体にそつて作製する製造例を
示すが、同一基板に複数ケ作る場合もまつたく同
様である。
This figure shows a manufacturing example in which two IGFs are used to drive display picture elements and are manufactured in one laminate, but the same applies to the case where a plurality of IGFs are manufactured on the same substrate.

図面において、絶縁基板1例えば石英ガラスま
たはホウ珪酸ガラス基板又は有機フイルム上に第
1の導電膜2(以下E1という)を下側電極、絵
素の一方の電極として設けた。この実施例では弗
素が添加された酸化スズを主成分とする透光性導
電膜を0.3μの厚さに形成している。これに選択エ
ツチを第1のマスクを用いて施した。さらにこ
の上面に、PまたはN型の導電型を有する第1の
非単結晶半導体3(以下単にS1という)を100〜
3000A、第1の絶縁体4(以下単にS2という)
(0.3〜3μ)、第1の半導体と同一導電型を有する
第3の半導体5(以下単にS3という)(0.1〜
0.5μ)を積層(スタツク即ちSという)して設け
た。この積層によりNIN,PIP構造(Iは絶縁
体)を有せしめた。
In the drawings, a first conductive film 2 (hereinafter referred to as E1) is provided on an insulating substrate 1, such as a quartz glass or borosilicate glass substrate, or an organic film, as a lower electrode or one electrode of a picture element. In this embodiment, a transparent conductive film whose main component is tin oxide doped with fluorine is formed to a thickness of 0.3 μm. This was subjected to selective etching using the first mask. Furthermore, on this upper surface, a first non-single crystal semiconductor 3 (hereinafter simply referred to as S1) having a conductivity type of P or N type is placed at
3000A, first insulator 4 (hereinafter simply referred to as S2)
(0.3~3μ), and a third semiconductor 5 (hereinafter simply referred to as S3) having the same conductivity type as the first semiconductor (0.1~3μ).
0.5μ) were stacked (stacked, ie, referred to as S). This lamination creates a NIN, PIP structure (I is an insulator).

この上面に、ITO(酸化インジユーム・スズ)、
MoSi2,TiSi2,WSi2,W,Ti,Mo,Crを主成
分とする耐熱性金属の第2の導電膜6(以下S5
ともいう)ここでは半導体に密接してクロムを主
成分とする金属(500〜3000Å)を用い、さらに
その上面にアルミニユームを0.5〜2μ例えば1μと
して積層して用いた。さらにその上層に層間絶縁
物として有効な第2の絶縁体7(以下単にS5)
を0.5〜5μ例えば1μmの厚さに積層した。この絶
縁体はLP CVD法、PCVD法または光CVD等に
より作られた酸化珪素膜、窒化珪素膜またはPIQ
等の有機樹脂とした。
On this top surface, ITO (indium tin oxide),
The second conductive film 6 ( hereinafter S5
Here, a metal (500 to 3000 Å) containing chromium as a main component was used in close contact with the semiconductor, and aluminum was further layered on the top surface to a thickness of 0.5 to 2 μm, for example, 1 μm. Furthermore, a second insulator 7 (hereinafter simply referred to as S5) which is effective as an interlayer insulator is provided on the upper layer.
were laminated to a thickness of 0.5 to 5 μm, for example 1 μm. This insulator is a silicon oxide film, silicon nitride film, or PIQ film made by LP CVD method, PCVD method, photo CVD method, etc.
and other organic resins.

次にこの積層体60の不要部分を第2のフオト
マスクを用いて除去した。
Next, unnecessary portions of this laminate 60 were removed using a second photomask.

この第1、第3の半導体のN,P層をN+Nま
たはP+PとしてN+NINN+,P+PIPP+(Iは絶縁
体)としてPまたはNと第1、第2の電極との接
触抵抗を下げることは有効であつた。
The N and P layers of the first and third semiconductors are N + N or P + P, and N + NINN + , P + PIPP + (I is an insulator) are P or N and the first and second electrodes. It was effective to lower the contact resistance.

かくのごとくにして、第1の導体12、第1の
半導体13、第1の絶縁体14、第3の半導体1
5、第2の導体16および第2の絶縁体17より
なる積層体60をマスクを用いて形成して得
た。
In this way, the first conductor 12, the first semiconductor 13, the first insulator 14, and the third semiconductor 1
5. A laminate 60 consisting of the second conductor 16 and the second insulator 17 was formed using a mask.

ここではプラズマ気相エツチ例えばHF気体ま
たはCF4+O2の混合気体を用い、0.1〜0.5torr,
30Wとしてエツチ速度500Å/分とした。
Here, plasma gas phase etching is performed using, for example, HF gas or a mixed gas of CF 4 + O 2 at 0.1 to 0.5 torr.
The etching speed was 500 Å/min at 30 W.

この後、これら積層体S1,13,S2,14、
S3,15、導体16、絶縁体17を覆つてチヤ
ネル形成領域を構成する真性またはP-またはN-
型の非単結晶半導体を第3の半導体24として積
層させた。この第3の半導体24は、基板上にシ
ランのグロー放電法(PCVD法)、光CVD法、
LT CVD法(HOMO CVD法ともいう)を利用
して室温〜500℃の温度例えばPCVD法における
200℃、0.1torr,30W,13.56MHzの条件下にて設
けたもので、水素または弗素が添加された非晶質
(アモルフアス)または半非晶質(セミアモルフ
アス)または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルフアスまた
はセミアモルフアス半導体を中心として示す。
After this, these laminates S1, 13, S2, 14,
Intrinsic or P - or N - that covers S3, 15, conductor 16, and insulator 17 to form a channel forming region
A type of non-single crystal semiconductor was laminated as the third semiconductor 24. This third semiconductor 24 is deposited on the substrate by silane glow discharge method (PCVD method), photo CVD method,
Using the LT CVD method (also called the HOMO CVD method), the
It was installed under the conditions of 200℃, 0.1torr, 30W, 13.56MHz, and is amorphous or semi-amorphous with hydrogen or fluorine added. It uses crystalline silicon semiconductor. The present invention focuses on amorphous or semi-amorphous semiconductors.

さらに、その上面に同一反応炉にて、第3の半
導体表面を大気に触れさせることはなく窒化珪素
膜25を光CVD法にてシラン(ジシランでも可)
とアンモニアとで水銀励起法の気相反応により作
製し、厚さは300〜2000Åとした。
Furthermore, in the same reactor, a silicon nitride film 25 is coated with silane (disilane is also acceptable) on the top surface by photo-CVD method without exposing the third semiconductor surface to the atmosphere.
and ammonia by a gas phase reaction using mercury excitation method, and the thickness was 300 to 2000 Å.

この絶縁膜は13.56MHz〜2.45GHzの周波数の電
磁エネルギにより活性化した窒素またはアンモニ
ア雰囲気に100〜400℃浸して固相一気相反応の窒
化珪素を形成してもよい。
This insulating film may be immersed in a nitrogen or ammonia atmosphere activated by electromagnetic energy at a frequency of 13.56 MHz to 2.45 GHz at 100 to 400° C. to form silicon nitride in a solid phase vapor phase reaction.

また、PCVD法により窒化珪素を形成させても
よい。
Alternatively, silicon nitride may be formed by a PCVD method.

かくして第3図Bに示すごときS2,14の側
周辺では、チヤネル形成領域9,9′とその上の
ゲイト絶縁物25としての絶縁物を形成させた。
第3の半導体24はS1,S3とはダイオード接合
を構成させている。
Thus, in the vicinity of the S2, 14 sides as shown in FIG. 3B, channel forming regions 9, 9' and an insulator as a gate insulator 25 were formed thereon.
The third semiconductor 24 forms a diode junction with S1 and S3.

第3図Bにおいて、この後この積層体上を覆つ
て第3の導電膜18を0.3〜1μの厚さに形成した。
In FIG. 3B, a third conductive film 18 having a thickness of 0.3 to 1 μm was then formed to cover the laminate.

この導電膜18はITO(酸化インジユーム・ス
ズ)、酸化スズ、酸化インジユームのごとき透光
性導電膜、Si,Mo,Crを主成分とする耐熱性を
有しかつ昇華性の導電膜とした。
The conductive film 18 was a light-transmitting conductive film such as ITO (indium tin oxide), tin oxide, or indium oxide, or a heat-resistant and sublimable conductive film containing Si, Mo, and Cr as main components.

ここではITO(1000Å)とその上にクロムを主
成分とする金属との2層膜により成就した。N型
のリン不純物の多量にドープされた珪素半導体を
PCVD法で0.1〜0.5μ例えば0.3μの厚さに形成して
もよい。例えば0.4μの厚さにリンが1%添加さ
れ、かつ微結晶性(粒径50〜300Å)非単結晶半
導体をPCVD法で作製した。さらにこの上面にア
ルミニユームを0.5〜3μ例えば1.5μの厚さに真空
蒸着法により積層し、そのシート抵抗を0.1Ω/
□以下とした。
Here, we achieved this by using a two-layer film of ITO (1000 Å) and a metal whose main component is chromium. Silicon semiconductor doped with a large amount of N-type phosphorus impurity
It may be formed to a thickness of 0.1 to 0.5μ, for example 0.3μ, by the PCVD method. For example, a non-single-crystalline semiconductor with a thickness of 0.4 μm, to which 1% phosphorus was added, and which was microcrystalline (grain size 50 to 300 Å) was fabricated by the PCVD method. Furthermore, aluminum is laminated to a thickness of 0.5 to 3μ, for example 1.5μ, by vacuum evaporation on the top surface, and the sheet resistance is 0.1Ω/
□ Below.

この後、この上面にレジストを形成し、第3の
マスクを用いて第4図に図示されているワード
線(X方向)51用のアルミニユームのエツチン
グをした。さらに第4のマスクを用いてとゲイ
ト電極19,19′をエツチング法により形成し
た。
Thereafter, a resist was formed on the upper surface, and the aluminum for the word line (X direction) 51 shown in FIG. 4 was etched using a third mask. Furthermore, gate electrodes 19 and 19' were formed by etching using a fourth mask.

かくして第3図Cを得た。もちろんリード線5
1とゲイト電極とを併用するならばこののマス
クはの時同様に処理される。
Thus, Figure 3C was obtained. Of course lead wire 5
If 1 and a gate electrode are used together, this mask is processed in the same way as in .

第3図Cより明らかなごとく、積層体60の両
側面を用いて2つのIGF10,10′はチヤネル
を9,9′と2つを有し、ソースまたはドレイン
13、ドレインまたはソース15を有し、ゲイト
19,19′を有するペアを構成をしている。
As is clear from FIG. 3C, the two IGFs 10 and 10' using both sides of the stacked body 60 have two channels 9 and 9', and a source or drain 13 and a drain or source 15. , gates 19 and 19'.

即ち、図面では2つのIGFを対(ペア)として
設けることができた。
That is, in the drawing, two IGFs could be provided as a pair.

かくしてソースまたはドレインをS1,13,
チヤネル形成領域9,9′を有するS4,24、ド
レインまたはソースをS3,15により形成せし
め、チヤネル形成領域側面にはゲイト絶縁物2
5,その外側面にゲイト電極19,19′を設け
た対を構成する積層型のIGF10,10′を作る
ことができた。
Thus, the source or drain can be connected to S1, 13,
S4, 24 having channel forming regions 9, 9', drain or source are formed by S3, 15, and a gate insulator 2 is formed on the side surface of the channel forming region.
5. It was possible to fabricate a pair of laminated IGFs 10 and 10' with gate electrodes 19 and 19' provided on their outer surfaces.

さらに本発明のIGFにおいて、電子移動度がホ
ールに比べて5〜30倍もあるため、Nチヤネル型
とするのが好ましい。さらにこの基板上の他部に
PチヤネルIGFをペアを有して構成せしめて相補
型トランジスタとすれば有効である。
Furthermore, in the IGF of the present invention, the electron mobility is 5 to 30 times higher than that of holes, so it is preferable to use an N-channel type. Furthermore, it is effective to configure a pair of P-channel IGFs on other parts of the substrate to form complementary transistors.

この発明において、チヤネル長はS2,14の
厚さで決められ、一般には0.1〜3μここでは1.0μ
とした。かくのごとき短チヤネルのため非単結晶
半導体25の移動度が単結晶の1/5〜1/100
しかないにもかかわらず、10MHz以上のカツトオ
フ周波数特性を双対のトランジスタに有せしめ
た。
In this invention, the channel length is determined by the thickness of S2, 14, and is generally 0.1 to 3μ, here 1.0μ.
And so. Due to such a short channel, the mobility of the non-single crystal semiconductor 25 is 1/5 to 1/100 of that of a single crystal.
Despite this, the dual transistors were able to have cut-off frequency characteristics of over 10MHz.

かくして、ドレイン15または13、ソース1
3または15、ゲイト19または19′として
VDD=5V,VGG=5V、動作周波数17.5MHzを得る
ことができた。
Thus, drain 15 or 13, source 1
3 or 15, as gate 19 or 19'
We were able to obtain V DD = 5V, V GG = 5V, and an operating frequency of 17.5MHz.

第4図は第3図に示したIGFを用いて、第1図
に示した本発明の固体表示装置の部分の平面図を
示したものである。
FIG. 4 is a plan view of a portion of the solid-state display device of the present invention shown in FIG. 1 using the IGF shown in FIG. 3.

第4図Aは第1図の1,1,1,2,2,1,
2,2の番地に対応して特に1,2の番地のIGF
の平面図である。さらに第4図Bは第4図AのB
−B′の縦断面図である。また第4図AのA−
A′の縦断面図には第3図Cが対応している。こ
のIGFの下側の電極12より延在した電極(第4
図では下側に設けられている)36は、絵素で構
成する液晶(キヤパシタ)70に連結せしめてい
る。他方は液晶70の設置電極32として設けら
れる。
Figure 4 A is 1, 1, 1, 2, 2, 1 of Figure 1,
In particular, the IGF of addresses 1 and 2 corresponds to addresses 2 and 2.
FIG. Furthermore, Figure 4B is B of Figure 4A.
-B' is a vertical cross-sectional view. Also, A- in Figure 4A
The longitudinal cross-sectional view of A' corresponds to FIG. 3C. The electrode (fourth electrode) extending from the lower electrode 12 of this IGF
) 36 provided on the lower side in the figure is connected to a liquid crystal (capacitor) 70 composed of picture elements. The other is provided as the installation electrode 32 for the liquid crystal 70.

第4図において、積層体60に対し、これにそ
つて設けられたゲイト電極19,19′は積層体
60と直交して設けられているX方向のリード5
3に連結している。積層体60の内部に設けられ
ている第2の導電膜51は、Y方向のリード配線
とし構成させた。かくしてX方向、Y方向にマト
リツクス構成を有し、1Tr/絵素構造を有せしめ
ることができた。
In FIG. 4, the gate electrodes 19 and 19' provided along the stacked body 60 are connected to the leads 5 in the X direction provided perpendicularly to the stacked body 60.
It is connected to 3. The second conductive film 51 provided inside the stacked body 60 was configured as a lead wiring in the Y direction. In this way, it was possible to have a matrix configuration in the X and Y directions and a 1Tr/pixel structure.

さらに第4図より明らかなごとく、このデイス
プレイの製造は5回(素子のみでは3回)のフオ
トエツチングにより得ることができた。従来は7
回も用いていたが、本発明構成はこの回数を2回
少なくすることができた。また本発明のデイスプ
レイのIGFに必要な面積は全体の1%以下であ
る。
Furthermore, as is clear from FIG. 4, this display could be manufactured by photoetching five times (three times for the element alone). Previously 7
However, with the configuration of the present invention, this number can be reduced by two times. Further, the area required for the IGF of the display of the present invention is 1% or less of the total area.

表示部91%、リード部8%であつた。本発明は
20インチの大型デイスプレイを製造するに際し、
現在のマスク製造技術ではマスクの最小線巾は
25μとなつてしまう。しかし本発明はかかる25μ
をX,Y方向のリードとして用いながら、この
IGFのチヤネル長は1μまたはそれ以下にマスク精
度の制限をまつたく受けないという大きな特長を
有する。そしてチヤネル長の短いIGFであるた
め、基板におけるIGFとして必要な面積を少なく
でき、かつフオトリソグラフイの精度が動作周波
数の上限を限定しないという他の特長を有する。
The display area was 91% and the lead area was 8%. The present invention
When manufacturing a large 20-inch display,
With current mask manufacturing technology, the minimum line width of the mask is
It becomes 25μ. However, the present invention requires such 25μ
While using this as a lead in the X and Y directions,
IGF has the great advantage that the channel length is 1μ or less and is not subject to mask accuracy limitations. Since the IGF has a short channel length, the area required for the IGF on the substrate can be reduced, and the accuracy of photolithography does not limit the upper limit of the operating frequency.

さらにこれらの絵素を高周波で動作させるた
め、IGFの周波数特性がきわめて重要であるが、
本発明のIGFはVDD=5V,VGG=5Vにおいてカツ
トオフ周波数10MHz以上(17.5MHz)(Nチヤネ
ルIGF)を有せしめることができた。Vth=0.2〜
2VにすることがS4,25への添加不純物の濃度
制御で可能となつた。
Furthermore, since these picture elements operate at high frequencies, the frequency characteristics of IGF are extremely important.
The IGF of the present invention was able to have a cutoff frequency of 10 MHz or more (17.5 MHz) (N-channel IGF) at V DD = 5 V and V GG = 5 V. V th =0.2~
2V was made possible by controlling the concentration of impurities added to S4 and 25.

かくのごとく一対を構成するIGFの一方のゲイ
ト電極がシヨートしていた場合、この上方よりレ
ーザを例えばQスイツチがかけられたYAGレー
ザ光を照射しゲイト電極を昇華気化させてしまう
ことによりパネル全体の歩留りをこれまでの3%
しかない状態より(不良絵素が5ケ以下を良品と
する)から40%の歩留りにまで向上させることが
できた。加えてレーザ光(ここでは波長1.06μの
YAGレーザを使用)または直径10〜30μを有す
る。しかし、本発明の一対のIGFのゲイト電極間
は30μ離れているため対をなす他のIGFに何等の
支障もなく、一方のシヨートした側の絵素を除去
することができた。
If one of the gate electrodes in the pair of IGFs is shot like this, the entire panel can be removed by irradiating a laser beam from above, such as a YAG laser light with a Q switch, to sublimate and vaporize the gate electrode. The yield has been reduced to 3% from the previous
We were able to improve the yield from a state where there were only 5 or fewer defective picture elements (defective picture elements are considered good) to 40%. In addition, laser light (here with a wavelength of 1.06μ) is
(using a YAG laser) or with a diameter of 10-30μ. However, since the gate electrodes of the pair of IGFs of the present invention were separated by 30 μm, the pixels on the shot side of one of the IGFs could be removed without any hindrance to the other IGFs in the pair.

さらに製造に必要なマスクも4回で十分であ
り、マスク精度を必要としない等の多くの特長を
チヤネル長が0.2〜1μときわめて短くすることが
できることに加えて有せしめることができた。
Furthermore, the number of masks required for manufacturing is sufficient, and it has many features such as not requiring mask precision, in addition to the fact that the channel length can be extremely short to 0.2 to 1 μ.

またこのIGFのオーバコート用ポリイミド樹脂
26により、絵素の部分のみに液晶70が充填さ
せている。また絵素の周辺部は、2つの電極3
6,33(第2図参照)間のスペーサ(厚さ1〜
10μ)をも兼ね、加えてこのスペーサをして絵素
周辺部を黒色化(無反射)してブラツクマトリク
ツスとして併用せしめた。このブラツクマトリツ
クス化により、この絵素のコントラストを向上さ
せてることができた。さらに31の領域に表示体
である例えばGH(ゲスト・ホスト)型等の液晶
が充填され、この絵素をIGF10,10′のオン、
オフにより制御を行なわしめた。
Moreover, the IGF overcoat polyimide resin 26 allows the liquid crystal 70 to fill only the picture element portion. In addition, two electrodes 3 are placed around the picture element.
6, 33 (see Figure 2) spacer (thickness 1~
In addition, this spacer was used to make the peripheral area of the picture element black (non-reflective) and used as a black matrix. By creating a black matrix, we were able to improve the contrast of this picture element. Furthermore, a display element such as a GH (guest host) type liquid crystal is filled in the area 31, and this picture element is turned on and off when IGF10 and 10' are turned on.
Control was performed by turning it off.

本発明において、液晶31用の配向処理がされ
た2つの電極30,32間を1〜10μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗
基板1′内に赤、緑、黄のフイルタをうめこむこ
とによりこのデイスプレイをカラー表示すること
が可能である。そして赤緑黄の3つの要素を交互
に配列せしめればよい。
In the present invention, the distance between the two electrodes 30 and 32 which have been subjected to alignment treatment for the liquid crystal 31 is 1 to 10 μm, for example, GH type liquid crystal is injected into the gap, and in addition, red, green, This display can be displayed in color by embedding a yellow filter. Then, the three elements of red, green, and yellow may be arranged alternately.

また逆方向リークは、第1図に示すようなS1
またはS3をSixC1-x(0<x<1 例えばx=0.2)
とすることにより、さらにS2をSi3N4-x(0<x
<4)またはSixC1-x(0<x<1)として絶縁物
化することにより、このS1,S3の不純物がS2に
流入することが少なくなり、このN−I接合また
はP−I接合のリークは逆方向に10Vを加えても
10nA/cm2以下であつた。これは単結晶の逆リー
クよりもさらに2〜3桁も少なく、非単結晶半導
体特有の物性を積極的に利用したことによる好ま
しいものであつた。さらに高温での動作におい
て、電極の金属が非単結晶のS1,S3内に混入し
て不良になりやすいため、この電極に密接した側
をSixC1-x(0<x<1 例えばx=0.2)とした。
その結果150℃で1000時間動作させたが何等の動
作不良が1000素子を評価しても見られなかつた。
これはこの電極に密接してアモルフアス珪素のみ
でS1またはS3を形成した場合、150℃で10時間も
耐えないことを考えると、きわめて高い信頼性の
向上となつた。
Also, reverse leakage is caused by S1 as shown in Figure 1.
Or S3 to SixC 1-x (0<x<1 e.g. x=0.2)
By setting S2 to Si 3 N 4-x (0<x
<4) or SixC 1-x (0<x<1) to make it an insulator, reducing the amount of impurities in S1 and S3 flowing into S2, reducing the leakage of this N-I junction or P-I junction. Even if 10V is applied in the opposite direction,
It was below 10nA/ cm2 . This was 2 to 3 orders of magnitude lower than the reverse leakage of single crystals, and was preferable due to active use of the physical properties unique to non-single crystal semiconductors. Furthermore, when operating at high temperatures, the metal of the electrode is likely to mix into the non-single crystal S1 and S3 and cause defects, so the side close to this electrode is ).
As a result, the device was operated at 150°C for 1,000 hours, and no malfunctions were found after evaluating 1,000 devices.
This is an extremely high improvement in reliability, considering that if S1 or S3 were formed of only amorphous silicon in close contact with this electrode, it would not withstand 150°C for 10 hours.

さらにかかる積層型のIGFのため、従来のよう
に高精度のフオトリソグラフイ技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵
抗、キヤパシタを作ることが可能になつた。そし
て液晶表示デイスプレイにまで発展させることが
可能になつた。
Furthermore, because of such a laminated IGF, it has become possible to fabricate a plurality of IGFs, resistors, and capacitors on a substrate, especially an insulating substrate, without using conventional high-precision photolithography technology. It became possible to develop it into a liquid crystal display.

本発明において第2の積層体として半導体を用
いこの側周辺をチヤネル形成領域として用いるこ
とは有効である。しかしかかる構造においては第
3の半導体を形成する行程がないという特長を有
するが、かかる場合この半導体の表面がエツチン
グ雰囲気にさらされるため、界面準位密度が前記
した第3の半導体を用いる方法に比べて大きくな
り、各IGF間にバラツキが発生してしまうという
欠点を有する。
In the present invention, it is effective to use a semiconductor as the second laminate and use the periphery of this side as a channel forming region. However, although such a structure has the advantage that there is no process for forming the third semiconductor, in such a case, the surface of this semiconductor is exposed to an etching atmosphere, so that the interface state density is lower than that of the method using the third semiconductor described above. It has the disadvantage that it is larger than the other IGFs, and variations occur between each IGF.

本発明における非単結晶半導体は珪素、ゲルマ
ニユームまたは炭化珪素(SixC1-x0<x<1)、
絶縁体は炭化珪素または窒化珪素を用いた。
The non-single crystal semiconductor in the present invention is silicon, germanium or silicon carbide (SixC 1-x 0<x<1),
Silicon carbide or silicon nitride was used as the insulator.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の固体表示装置の絶縁ゲイト型
半導体装置とキヤパシタとを絵素としたマトリツ
クス構造の等価回路を示す。第2図は本発明の固
体表装置の斜視図である。第3図A,B,Cは本
発明の積層型絶縁ゲイト型半導体装置の行程を示
す縦断面図である。第4図A,Bは本発明の積層
型絶縁ゲイト型半導体装置とキヤパシタまた表示
部とを一体化した平面デイスプレイを示す固体表
示装置の縦断面図である。
FIG. 1 shows an equivalent circuit of a solid-state display device according to the present invention having a matrix structure in which an insulated gate type semiconductor device and a capacitor are used as picture elements. FIG. 2 is a perspective view of the solid state device of the present invention. FIGS. 3A, 3B, and 3C are longitudinal cross-sectional views showing the steps of the stacked insulated gate type semiconductor device of the present invention. FIGS. 4A and 4B are longitudinal sectional views of a solid-state display device showing a flat display in which the stacked insulated gate semiconductor device of the present invention, a capacitor, and a display portion are integrated.

Claims (1)

【特許請求の範囲】 1 透光性絶縁基板上に透光性導電膜を有する第
1の電極上の第1の半導体、第1の絶縁体、第2
の半導体、第2の導電膜および層間絶縁物を積層
した積層体を有し、前記第1および第2の半導体
をしてドイレンおよびソースを構成せしめ、前記
積層体の両側部に隣接した第3の半導体によりチ
ヤネル形成領域を構成して設け、前記第3の半導
体上にゲイト絶縁膜と2つのゲイト電極とを前記
積層体の両側面に配置して第1および第2の絶縁
ゲイト型半導体装置を設け、前記第1の電極より
延在した電極は絵素の一方の電極を構成せしめ、
前記2つのゲイト電極はX方向のリードと連結し
て構成せしめ、前記第2の導電膜はY方向のリー
ドと連結して設けられたことを特徴とする固体表
示装置。 2 特許請求の範囲第1項において、ゲイト電極
は昇華性金属を主成分として設けたことを特徴と
する固体表示装置。
[Claims] 1. A first semiconductor, a first insulator, and a second semiconductor on a first electrode having a transparent conductive film on a transparent insulating substrate.
a laminate including a semiconductor, a second conductive film, and an interlayer insulator, the first and second semiconductors constitute a drain and a source, and a third laminate adjacent to both sides of the laminate is provided. A channel forming region is formed of a semiconductor, and a gate insulating film and two gate electrodes are disposed on both sides of the laminate on the third semiconductor, thereby forming first and second insulated gate type semiconductor devices. an electrode extending from the first electrode constitutes one electrode of the picture element,
A solid-state display device, wherein the two gate electrodes are connected to leads in the X direction, and the second conductive film is connected to leads in the Y direction. 2. A solid-state display device according to claim 1, characterized in that the gate electrode is provided with a sublimable metal as a main component.
JP59033248A 1984-02-23 1984-02-23 Solid-state display Granted JPS60177380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59033248A JPS60177380A (en) 1984-02-23 1984-02-23 Solid-state display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59033248A JPS60177380A (en) 1984-02-23 1984-02-23 Solid-state display

Publications (2)

Publication Number Publication Date
JPS60177380A JPS60177380A (en) 1985-09-11
JPH0473764B2 true JPH0473764B2 (en) 1992-11-24

Family

ID=12381181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59033248A Granted JPS60177380A (en) 1984-02-23 1984-02-23 Solid-state display

Country Status (1)

Country Link
JP (1) JPS60177380A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786741B2 (en) * 1985-06-20 1995-09-20 ソニー株式会社 Liquid crystal display
US7154147B1 (en) 1990-11-26 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and driving method for the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5677887A (en) * 1979-11-30 1981-06-26 Citizen Watch Co Ltd Liquid crystal display unit
JPS57115856A (en) * 1981-01-09 1982-07-19 Semiconductor Energy Lab Co Ltd Compound semiconductor device

Also Published As

Publication number Publication date
JPS60177380A (en) 1985-09-11

Similar Documents

Publication Publication Date Title
JP4180575B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US8198657B2 (en) Thin film transistor array panel and method for manufacturing the same
JP4752967B2 (en) Multilayer film forming method and display panel manufacturing method
JP3532228B2 (en) Liquid crystal display
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JP2564501B2 (en) Semiconductor device
JPH10133233A (en) Active matrix type display circuit and its manufacture
JPH0473764B2 (en)
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP2564502B2 (en) Semiconductor device
JPH0722202B2 (en) Insulated gate type field effect semiconductor device
JPH0652790B2 (en) Method for manufacturing solid-state display device
CN108321122B (en) CMOS thin film transistor and its preparation method and display device
JP3083965B2 (en) Active matrix substrate
CN111584520B (en) Array substrate, display panel and method of manufacturing array substrate
JPH0627981B2 (en) Display electrode array for active matrix type display device and manufacturing method thereof
JPH0466004B2 (en)
JPS60164790A (en) Solid display
JPH0564471B2 (en)
JPS6089958A (en) semiconductor equipment
JPH0465550B2 (en)
JP2564503B2 (en) Semiconductor coating manufacturing method
JPH0568707B2 (en)
KR100968567B1 (en) Manufacturing method of multilayer thin film and manufacturing method of thin film transistor array panel using same
JPS61190314A (en) Manufacture of display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term