JPH0671064B2

JPH0671064B2 - Semiconductor integrated circuit

Info

Publication number: JPH0671064B2
Application number: JP63200555A
Authority: JP
Inventors: 俊明今井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-08-10
Filing date: 1988-08-10
Publication date: 1994-09-07
Anticipated expiration: 2009-09-07
Also published as: JPH0249462A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はFM／AMチューナ等、信号周波数や信号レベルが
異る回路ブロックを同一半導体基板上に形成した半導体
集積回路に関する。The present invention relates to a semiconductor integrated circuit in which circuit blocks having different signal frequencies and signal levels such as FM / AM tuners are formed on the same semiconductor substrate.

（ロ）従来の技術 TVチューナ、FM／AMチューナ等の電子機器は、RF（Radi
o Frequency）信号からオーディオ信号を取出す為、機
能毎に分割した各回路ブロックの取扱う信号の周波数が
異なる場合が多い。例えば日本国内向けのFMチューナだ
けでも、RF信号は76〜90MHz、中間周波数信号は10.7MH
z、そして20〜20000Hzのオーディオ信号と、20Hz〜90MH
zの広範囲の信号を取扱うことになる。(B) Conventional technology Electronic equipment such as TV tuners and FM / AM tuners are
Because the audio signal is extracted from the signal, the frequency of the signal handled by each circuit block divided by function is often different. For example, with an FM tuner for Japan only, the RF signal is 76-90MHz, and the intermediate frequency signal is 10.7MH.
z, and 20 to 20000Hz audio signal, 20Hz to 90MH
It deals with a wide range of z signals.

上記FM／AMチューナの一例を第４図に示す。同図におい
て、（１）はFM放送を選局しその受信周波数信号と局部
発振回路（２）の発振周波数信号とを混合回路（３）で
混合することにより中間周波数に周波数変換するFMフロ
ントエンド回路、（４）は中間周波数信号（IF信号）を
増幅・振幅制限し且つこれを検波してオーディオ信号
（AF信号）を得るFM・IF増幅回路、（５）は例えば特公
昭62−21461号に記載されているが如き機能を有するノ
イズキャンセル回路、（６）はステレオ放送の場合にＬ
チャンネル、Ｒチャンネル信号に復調するマルチプレク
ス回路、（７）はAM放送を選局しオーディオ信号を出力
するAMチューナ回路である。例えばFM放送受信の場合、
アンテナ（８）から入力し、RF増幅回路（９）で高周波
増幅したRF信号とFMフロントエンド回路（１）の局部発
振回路（２）が出力する発振周波数信号とをFMフロント
エンド回路（１）の混合回路（３）で混合することによ
りFMフロントエンド回路（１）からIF信号を出力し、該
IF信号をFM・IF増幅回路（４）の検波回路で検波するこ
とによりFM・IF増幅回路（４）からコンポジット信号を
出力し、マルチプレクス回路（６）によって出力端子
（10）に夫々Ｌチャンネル、Ｒチャンネルのオーディオ
信号を出力する様構成されている。尚、斯る構成のFMチ
ューナ回路は例えば昭和62年12月10日発行、「′88三洋
半導体データブックポータブルオーディオ用バイポー
ラ集積回路編」第152頁に記載されている。An example of the FM / AM tuner is shown in FIG. In the figure, (1) is an FM front end that selects an FM broadcast and frequency-converts it to an intermediate frequency by mixing the received frequency signal and the oscillation frequency signal of the local oscillation circuit (2) in the mixing circuit (3). A circuit, (4) is an FM / IF amplifier circuit that amplifies and limits the amplitude of an intermediate frequency signal (IF signal) and detects it to obtain an audio signal (AF signal), and (5) is, for example, Japanese Patent Publication No. 62-21461. The noise cancellation circuit having the function as described in (6) is L in the case of stereo broadcasting.
A multiplex circuit for demodulating channel and R channel signals, and (7) is an AM tuner circuit for selecting an AM broadcast and outputting an audio signal. For example, in the case of FM broadcast reception,
The FM front end circuit (1) receives the RF signal input from the antenna (8) and high frequency amplified by the RF amplification circuit (9) and the oscillation frequency signal output by the local oscillation circuit (2) of the FM front end circuit (1). The IF signal is output from the FM front end circuit (1) by mixing in the mixing circuit (3) of
The composite signal is output from the FM / IF amplifier circuit (4) by detecting the IF signal in the detector circuit of the FM / IF amplifier circuit (4), and the L channel is output to the output terminal (10) by the multiplex circuit (6). , R channel audio signals are output. An FM tuner circuit having such a structure is described, for example, on page 152 of “'88 Sanyo Semiconductor Data Book Portable Audio Bipolar Integrated Circuit Edition”, issued on Dec. 10, 1987.

ところで、近年の電子機器は増々小型化・高性能化が求
められ、それに伴って第４図の回路はできる限り１チッ
プ化する方向に進んでいる。しかしながら、上記FMチュ
ーナの例ではFMフロントエンド回路（１）が数十MHzの
高周波数信号を扱う為、不要輻射による他回路への干渉
が生じ易い。また、アンテナ（８）からの微弱レベル信
号を取扱う為、他回路ブロックとの干渉により回路動作
が不安定になり易く、著しい場合には発振してしまう。
その為、FMフロントエンド回路（１）を含めて１チップ
化すること極めて困難であった。By the way, in recent years, electronic devices are required to be smaller and have higher performance, and accordingly, the circuit of FIG. 4 is being integrated into one chip as much as possible. However, in the above example of the FM tuner, since the FM front end circuit (1) handles a high frequency signal of several tens MHz, interference with other circuits due to unnecessary radiation is likely to occur. Further, since the weak level signal from the antenna (8) is handled, the circuit operation is likely to become unstable due to the interference with other circuit blocks, and in a remarkable case, it oscillates.
Therefore, it was extremely difficult to integrate the FM front end circuit (1) into one chip.

（ハ）発明が解決しようとする課題この様に、従来はFMフロントエンド回路（１）をも集積
化することは回路干渉が生じ易い為に極めて困難である
欠点があった。(C) Problem to be Solved by the Invention As described above, conventionally, it is extremely difficult to integrate the FM front end circuit (1) because circuit interference easily occurs.

（ニ）課題を解決するための手段本発明は前述した課題に鑑みて成され、第１に同時に動
作するFMフロントエンドブロックおよびFM−IFブロック
と、前記FMフロントエンドブロックおよびFM−IFブロッ
クと同時に動作しないAMチューナブロックとを有した半
導体集積回路に於て、前記FMフロントエンドブロックを形成した第１のブロッ
ク領域と前記FM−IFブロックを形成した第２のブロック
領域との間に、前記第１のブロック領域と前記第２のブ
ロック領域を分離するAMチューナブロックを形成した第
３のブロック領域を形成することで解決するものであ
る。(D) Means for Solving the Problems The present invention has been made in view of the above-mentioned problems, and firstly, an FM front end block and an FM-IF block that operate simultaneously, and the FM front end block and the FM-IF block. In a semiconductor integrated circuit having an AM tuner block that does not operate at the same time, between the first block region in which the FM front end block is formed and the second block region in which the FM-IF block is formed, This is solved by forming a third block area in which an AM tuner block for separating the first block area and the second block area is formed.

また第２として、同時に動作するFMフロントエンドブロ
ックおよびFM−IFブロックと、前記FMフロントエンドブ
ロックおよびFM−IFブロックと同時に動作しないAMチュ
ーナブロックとを有した半導体集積回路に於て、前記FMフロントエンドブロックを形成した第１のブロッ
ク領域を半導体チップのコーナ部に設け、前記FMフロン
トエンドブロック以外が形成される領域と接する前記FM
フロントエンドブロックの２側辺に、前記AMチューナブ
ロックを形成した第３のブロック領域を設け、更に前記
FMフロントエンドブロックおよびAMチューナブロック以
外が形成される領域に前記FM−IFブロックを形成した第
２のブロック領域を設けることで解決するものである。Secondly, in a semiconductor integrated circuit having an FM front end block and an FM-IF block that operate simultaneously, and an AM tuner block that does not operate simultaneously with the FM front end block and the FM-IF block, the FM front end The FM, which is provided with a first block region having an end block and is provided in a corner portion of a semiconductor chip, is in contact with a region other than the FM front end block.
On the two sides of the front end block, a third block area in which the AM tuner block is formed is provided.
This is solved by providing a second block area in which the FM-IF block is formed in an area other than the FM front end block and the AM tuner block.

（ホ）作用本発明によれば、FMフロントエンドブロックおよびFM−
IFブロックが動作している時は、AMチューナブロックは
動作しておらず、そのため、AMチューナブロック専用の
グランドラインは、吸い取り専用のラインとなり、FMフ
ロントエンドブロックおよびFM−IFブロック夫々からの
リーク電流を吸収し、FMフロントエンドブロックとFM−
IFブロックの相互干渉を防止する。(E) Action According to the present invention, the FM front end block and the FM-
When the IF block is operating, the AM tuner block is not operating, so the ground line dedicated to the AM tuner block becomes a line dedicated to absorption, and the leak from the FM front end block and FM-IF block respectively. Absorbs current, FM front end block and FM-
Prevent mutual interference of IF blocks.

またFMフロントエンドブロックとFM−IFブロックとの間
は、高インピーダンスのAMチューナブロックが設けられ
た構成となり、FMフロントエンドブロックとFM−IFブロ
ックの相互干渉を防止することが可能となる。Further, a high impedance AM tuner block is provided between the FM front end block and the FM-IF block, and it is possible to prevent mutual interference between the FM front end block and the FM-IF block.

（ヘ）実施例以下、本発明の第１の実施例を第１図を参照しながら説
明する。先ず第１乃至第３の電子回路ブロックがあり、
この第１乃至第３の電子回路ブロックを形成する第１乃
至第３のブロック領域（21），（22），（23）がある。(F) Embodiment Hereinafter, a first embodiment of the present invention will be described with reference to FIG. First, there are first to third electronic circuit blocks,
There are first to third block regions (21), (22) and (23) forming the first to third electronic circuit blocks.

この第１乃至第３のブロック領域（21），（22），（2
3）は、斜線でナッチンングされた領域であり、例えばF
Mフロントエンドブロック、FM−IFブロックおよびAMチ
ューナブロックが形成されている。The first to third block areas (21), (22), (2
3) is the area hatched by diagonal lines, for example F
M front end block, FM-IF block and AM tuner block are formed.

前記FMフロントエンドブロックが形成される第１のブロ
ック領域（21）、半導体チップ（24）の任意の領域に方
形状に一体で形成され、この第１の領域（21）の周囲
を、前記AMチューナブロックが形成される第３のブロッ
ク領域（23）で囲んでいる。更に第３のブロック領域
（23）の外周部に、前記FM−IFブロックを形成する第２
のブロック領域（22）が形成されている。The first block region (21) in which the FM front end block is formed is integrally formed in a square shape in an arbitrary region of the semiconductor chip (24), and the periphery of the first region (21) is surrounded by the AM. It is surrounded by a third block area (23) in which a tuner block is formed. Further, the second block forming the FM-IF block is formed on the outer peripheral portion of the third block area (23).
Block area (22) is formed.

従って前記第１のブロック領域（21）と第２のブロック
領域（22）とを分離する第３のブロック領域（23）が形
成された形となる。Therefore, the third block area (23) for separating the first block area (21) and the second block area (22) is formed.

この第３のブロック領域（23）に形成されたAMチューナ
ブロックは、第１および第２のブロック領域（21），
（22）に形成されたFMフロントエンドブロックおよびFM
−IFブロックが動作している時、止まっている。そのた
め第３のブロック領域（23）は高インピーダンスとな
り、前記第１および第２のブロック領域（21），（22）
間の相互干渉を防止することができる。The AM tuner block formed in the third block area (23) includes the first and second block areas (21),
FM front end block and FM formed in (22)
-It is stopped when the IF block is operating. Therefore, the third block region (23) has a high impedance, and the first and second block regions (21), (22)
Mutual interference between them can be prevented.

またAMチューナブロック自身が巨大な容量となる。これ
は第２図に示すコンデンサのように、Ｎ型のエピタキシ
ャル層（25）とP⁺型の分離領域（26）、Ｎ型のエピタキ
シャル層（25）とＰ型の半導体基板（27）とで形成され
る。従って前記第１のブロック領域（21）と第２のブロ
ック領域（22）夫々から半導体基板（27）へ高周波ノイ
ズが侵入しても、前記巨大な容量が、この第１のブロッ
ク領域（21）と第２のブロック領域（22）間にあるた
め、この高周波ノイズは、第３のブロック領域（23）に
印加されている電源ライン（28）で吸い上げられ、夫々
のブロック領域（21），（22）へ高周波ノイズが侵入せ
ず干渉を防止できる。Also, the AM tuner block itself has a huge capacity. This consists of an N-type epitaxial layer (25), a P ⁺ -type isolation region (26), an N-type epitaxial layer (25) and a P-type semiconductor substrate (27), as in the capacitor shown in FIG. It is formed. Therefore, even if high-frequency noise enters the semiconductor substrate (27) from the first block region (21) and the second block region (22), respectively, the enormous capacitance causes the huge capacitance to remain in the first block region (21). Since it is between the second block area (22) and the second block area (22), this high frequency noise is sucked up by the power supply line (28) applied to the third block area (23), and the high frequency noise is generated in each block area (21) High frequency noise does not enter into 22) and interference can be prevented.

一方、第１のブロック領域（21）の周囲には、第１の電
子回路ブロック専用の第１のグランドライン（29）が形
成され、この第１のグランドライン（29）は半導体チッ
プ（24）周辺に形成された第１のグランドパッドGND₁に
接続されている。On the other hand, a first ground line (29) dedicated to the first electronic circuit block is formed around the first block region (21), and the first ground line (29) is the semiconductor chip (24). It is connected to the _first ground pad GND ₁ formed on the periphery.

また第３のブロック領域（23）の周囲に、前記第３の電
子回路ブロック専用の第３のグランドライン（30）が形
成され、半導体チップ（24）の周囲に形成された第２の
グランドパッドGND₂より延在されている。また第２のブ
ロック領域（22）の下端には、前記第２の電子回路ブロ
ック専用の第２のグランドライン（31）が第２のグラン
ドパッドGND₂より延在されている。A third ground line (30) dedicated to the third electronic circuit block is formed around the third block region (23), and a second ground pad formed around the semiconductor chip (24). Extends from GND ₂ . A second ground line (31) dedicated to the second electronic circuit block extends from the second ground pad GND _{2 at} the lower end of the second block region (22).

従って第１のブロック領域（21）と第３のブロック領域
（23）との間には、第１のグランドライン（29）が設け
られ、第３のブロック領域（23）と第２のブロック領域
（22）との間には、第３のグランドライン（30）が設け
られている。Therefore, the first ground line (29) is provided between the first block area (21) and the third block area (23), and the third block area (23) and the second block area (23) are provided. A third ground line (30) is provided between (22).

また第１の電子回路ブロックの第１の電源ライン（32）
または、半導体チップ（24）の周囲に設けられた第１の
電源パッドＶ_cc1より延在され、電源を供給しており、
第２の電子回路ブロックおよび第３の電子回路ブロック
夫々の第２電源ラインおよび第３の電源ライン（33），
（28）は、半導体チップ（24）の周囲に設けられた第２
の電源パッドＶ_cc2より延在され、電源を供給してい
る。The first power supply line (32) of the first electronic circuit block
_{Alternatively,} it extends from the first power supply pad V _cc1 provided around the semiconductor chip (24) and supplies power.
A second power supply line and a third power supply line (33) of each of the second electronic circuit block and the third electronic circuit block,
(28) is a second device provided around the semiconductor chip (24)
Of the power supply pad _Vcc2 , and supplies power.

ここで第１乃至第３のグランドライン（29），（31），
（30）は第２図のように、P⁺型の分離領域（26）と接続
されているので、半導体基板（27）に流れ出たリーク電
流を吸収することができる。また第２のグランドライン
（31）と第３のクランドライン（30）は、夫々別のライ
ンで前記第２のグランドパッドGBD₂まで延在しているの
で、第１のブロック領域（21）からのリーク電流を第３
のグランドライン（30）で吸取り、このリーク電流を第
２のグランドパッドGBD₂を介して外部へ流すことができ
る。従って第２のグランドライン（31）は、このリーク
電流による干渉がなくなる。Here, the first to third ground lines (29), (31),
Since (30) is connected to the P ⁺ -type isolation region (26) as shown in FIG. 2, it is possible to absorb the leak current flowing out to the semiconductor substrate (27). Since the second ground line (31) and the third ground line (30) extend to the second ground pad GBD _{2 on} different lines, respectively, the second ground line (31) and the third ground line (30) extend from the first block region (21). The leakage current of the third
It can be absorbed by the ground line (30) and the leak current can be passed to the outside through the _second ground pad GBD ₂ . Therefore, the second ground line (31) has no interference due to the leak current.

同様に第２の電源パッドＶ_cc2より、第２の電源ライン
（33）と第３の電源ライン（28）が延在しており、前記
第１の電子回路ブロックより第３の電源ライン（28）へ
生じる電圧変動を、直接第２の電子回路ブロック（22）
へ与えることがなくなる。Similarly, the second power supply line (33) and the third power supply line (28) extend from the second power supply pad _Vcc2 , and the third power supply line (28) extends from the first electronic circuit block. ) Directly to the second electronic circuit block (22)
It will not be given to.

以上の説明からも明らかな如く、本発明の最も特徴とす
る点は、第１のブロック領域（21）と第２のブロック領
域（22）との間を、３重の障害によって隔離し相互干渉
を防止したことにある。この３重の障害壁とは以下の通
りである。As is clear from the above description, the most characteristic point of the present invention is that the first block area (21) and the second block area (22) are isolated from each other by triple obstacles and mutual interference occurs. Has been prevented. The triple obstacle wall is as follows.

先ず第１の障壁とは、第１のブロック領域（21）と第３
のブロック領域（22）との間に、第１の電子回路ブロッ
ク専用の第１のグランドライン（29）を設けることであ
る。従ってこのグランドライン（29）は、第１のブロッ
ク領域（21）または第２のブロック領域（22）から第２
のブロック領域（22）または第１のブロック領域（21）
へ干渉を与える基板のリーク電流を吸取ることができ
る。First, the first barrier means the first block area (21) and the third
The first ground line (29) dedicated to the first electronic circuit block is provided between the first ground line (29) and the block area (22). Therefore, the ground line (29) is connected to the second block region (21) from the first block region (21) to the second block region (22).
Block area (22) or first block area (21)
It is possible to absorb the leak current of the substrate which gives an interference with.

次に第２の障壁は、第１のブロック領域（21）を囲んだ
第３のブロック領域（23）である。第１の電子回路ブロ
ックおよび第２の電子回路ブロックと、第３の電子回路
ブロックは同時に働かないので、この第１の電子回路ブ
ロックと第２の電子回路ブロックが動作している時は、
第３の電子回路ブロックは止まっている。従って第３の
電子回路ブロックは高インピーダンスとなり、第１のブ
ロック領域（21）または第２のブロック領域（22）から
第２のブロック領域（22）または第１のブロック領域
（21）への干渉を防止することができる。Next, the second barrier is the third block area (23) surrounding the first block area (21). Since the first electronic circuit block and the second electronic circuit block and the third electronic circuit block do not work at the same time, when the first electronic circuit block and the second electronic circuit block are operating,
The third electronic circuit block is stopped. Therefore, the third electronic circuit block has high impedance, and the interference from the first block area (21) or the second block area (22) to the second block area (22) or the first block area (21). Can be prevented.

更に第３の障壁は、第２のブロック領域（22）と第３の
ブロック領域（23）との間に設けられた第３の電子回路
ブロック専用の第３のグランドライン（30）である。こ
の第３のグランドライン（30）は、前述した第１の障壁
と同様の効果を有する。つまり、第３のブロック領域が
動作している時は、第３の電子回路ブロックのグランド
ラインとなり、第１および第２の電子回路ブロックが動
作している時は、吸い取り専用のグランドラインとな
り、第１および第２の電子回路ブロック間の干渉を防止
している。Further, the third barrier is a third ground line (30) provided between the second block region (22) and the third block region (23) and dedicated to the third electronic circuit block. The third ground line (30) has the same effect as the above-mentioned first barrier. In other words, when the third block area is operating, it becomes the ground line of the third electronic circuit block, and when the first and second electronic circuit blocks are operating, it becomes the ground line dedicated to absorption, The interference between the first and second electronic circuit blocks is prevented.

次に第２の実施例を第３図を用いて説明する。図の如
く、半導体チップ（51）には、同時に動作する第１およ
び第２の電子回路ブロックと、この第１および第２の電
子回路ブロックと同時に動作しない第３の電子回路ブロ
ックと、常時動作する第４および第５の電子回路ブロッ
クが組込まれている。Next, a second embodiment will be described with reference to FIG. As shown in the figure, the semiconductor chip (51) includes first and second electronic circuit blocks that operate simultaneously, a third electronic circuit block that does not operate simultaneously with the first and second electronic circuit blocks, and a constant operation. 4th and 5th electronic circuit blocks are incorporated.

第３図では、一例として第１乃至第５の電子回路ブロッ
クは、順次FMフロントエンドブロック、FM−IFブロッ
ク、AMチューナブロック、マルチプレクスブロック、バ
イアスブロツクが形成されている。In FIG. 3, as an example, the first to fifth electronic circuit blocks are sequentially formed with an FM front end block, an FM-IF block, an AM tuner block, a multiplex block, and a bias block.

ここでFMフロントエンドブロックは、他のブロックとの
干渉を一番嫌うので、半導体チップ（51）のコーナに配
置した。ここでは４つのコーナの内、左上のコーナに、
方形状に集積化した。Here, the FM front end block is located at the corner of the semiconductor chip (51) because it is most disliked by interference with other blocks. Here, of the four corners, in the upper left corner,
It was integrated into a square shape.

従って第１の電子回路ブロックが集積される第１のブロ
ック領域（52）は、半導体チップ（51）のコーナ部に設
置される。Therefore, the first block area (52) in which the first electronic circuit block is integrated is installed in the corner portion of the semiconductor chip (51).

次に、前記第１のブロック領域（52）の右および下側
に、Ｌ字形に第３の電子回路ブロックを集積した第３の
ブロック領域（53）を形成する。Next, a third block area (53) in which L-shaped third electronic circuit blocks are integrated is formed on the right side and the lower side of the first block area (52).

ここでは第１の電子回路ブロック以外が形成される領域
と接する第１のブロック領域（52）の側辺に、前記第３
のブロック領域（53）がＬ字形に形成されている。Here, the third block is provided on the side of the first block area (52) which is in contact with the area other than the first electronic circuit block.
The block area (53) is formed in an L shape.

更に、前記第３のブロック領域（53）の下側辺に、前記
第２の電子回路ブロックが集積される第２のブロック領
域（54）が形成されている。Further, a second block region (54) in which the second electronic circuit block is integrated is formed on the lower side of the third block region (53).

ここでは、前記第１のブロック領域（52）と第３のブロ
ック領域（53）以外が形成される領域に第２のブロック
領域（54）が形成される。Here, a second block region (54) is formed in a region other than the first block region (52) and the third block region (53).

最後に、前記第１乃至第３のブロック領域（52），（5
4），（53）が形成されて残った領域に、第４および第
５の電子回路ブロックが集積される第４および第５のブ
ロック領域（55），（56）が形成される。Finally, the first to third block areas (52), (5
Fourth and fifth block regions (55) and (56) in which fourth and fifth electronic circuit blocks are integrated are formed in the regions where the fourth and fifth regions are formed and left.

第１の電源ライン（57）は、第１の電源パッドＶ_cc1よ
り延在され、第１のグランドライン（58）は、前記第１
のブロック領域（52）と第３のブロック領域（53）との
間に設けられ、第１のグランドパッドGND₁より延在され
て電源を第１の電子回路ブロックに供給している。The first power supply line (57) extends from the first power supply pad _Vcc1 and the first ground line (58) has the first power supply line _Vcc1 .
Is provided between the block region (52) and the third block region (53) and extends from the first ground pad GND ₁ to supply power to the first electronic circuit block.

第２の電源ライン（59）、第２の電源パッドより延在さ
れ、第２のグランドライン（60）は、第２のブロック領
域（54）の下側辺に設けられて、第２の電子回路ブロッ
クに電源を供給している。The second power supply line (59) extends from the second power supply pad, and the second ground line (60) is provided on the lower side of the second block region (54) to provide the second electron. Power is supplied to the circuit block.

第３の電源ライン（61）は、前記第２の電源ライン（5
9）と並列に延在され、第３のグランドイン（62）は、
前記第２のグランドライン（60）と並列に延在され、途
中で第２のブロック領域（54）と第３のブロック領域
（53）との間に延在され、前記第３の電子回路ブロック
に電源を供給している。The third power line (61) is connected to the second power line (5
9), which extends in parallel with the third ground in (62)
The third electronic circuit block extends in parallel with the second ground line (60), and extends midway between the second block region (54) and the third block region (53). Is supplying power to.

（ト）発明の効果以上説明した如く、FMフロントエンドブロックとFM−IF
ブロックとの間に、この２つのブロックが離間するよう
に、AMチューナブロックを設けると、第１に相互干渉の
発生原因となるノイズの侵入が防止できる。第２に、FM
フロントエンドブロックおよびFM−IFブロックが動作し
ている時は、AMチューナブロックは動作しておらず、FM
フロントエンドブロックとFM−IFブロック間のインピー
ダンスが、AMチューナブロックによって高くなり、更に
ノイズの侵入を防止できる。第３に、AMチューナブロッ
クは、Ｎ型のエピタキシャル層とＰ型の基板、Ｎ型のエ
ピタキシャル層とP⁺型の分離領域で接合容量が形成され
ており、またAMチューナブロックは電源ラインと接続さ
れているため、AMチューナブロックを通過する高周波ノ
イズはAMチユーナブロックの電源ラインに吸い取られ
る。従ってFMフロントエンドブロックとFM−IFブロック
間の相互干渉を防止できる。(G) Effects of the invention As described above, the FM front end block and the FM-IF
If an AM tuner block is provided so as to separate the two blocks from each other, firstly, it is possible to prevent intrusion of noise that causes mutual interference. Second, FM
When the front end block and FM-IF block are operating, the AM tuner block is not operating and the FM
The impedance between the front end block and the FM-IF block is increased by the AM tuner block, further preventing noise from entering. Third, the AM tuner block has a junction capacitance formed by the N-type epitaxial layer and the P-type substrate, the N-type epitaxial layer and the P ⁺ -type isolation region, and the AM tuner block is connected to the power supply line. Therefore, the high frequency noise passing through the AM tuner block is absorbed by the power line of the AM tuner block. Therefore, mutual interference between the FM front end block and the FM-IF block can be prevented.

またFMフロントエンドブロックとAMチューナブロック、
またはFM−IFブロックとAMチューナブロックとの間にP⁺
型の分離領域とオーミックコンタクトしたグランドライ
ンを設けることで、FMフロンエンドブロックからFM−IF
ブロックへ、またはFM−IFブロックからFMフロントエン
ドブロックへ侵入する基板のリーク電流を吸い取ること
ができる。Also FM front end block and AM tuner block,
Or P ⁺ between the FM-IF block and the AM tuner block
By providing a ground line in ohmic contact with the mold separation area, the FM front end block can be removed from the FM-IF
It is possible to absorb the leakage current of the substrate that enters the block or from the FM-IF block to the FM front end block.

従ってFMフロントエンドブロックとFM−IFブロックとが
動作している時は、FMフロントエンドブロックのグラン
ドライン、AMチューナブロックおよびこのグランドライ
ンが障壁となり、相互干渉を防止できる。Therefore, when the FM front end block and the FM-IF block are operating, the FM front end block ground line, the AM tuner block, and this ground line serve as a barrier to prevent mutual interference.

更には、AMチューナブロックが動作している時は、AMチ
ューナブロックとこのグランドラインは、それぞれ回路
機能として動作しており、FMフロントエンドブロックお
よびFM−IFブロックが動作している時は、AMチューナブ
ロックとこのグランドラインは、FMフロントエンドブロ
ックとFM−IFブロック間の高インピーダンス、FMフロン
トエンドブロックとFM−IFブロックからのリーク電流吸
い取り専用のグランドラインとなり、２つの機能を果た
す。従って１チップ化が可能となる。Furthermore, when the AM tuner block is operating, the AM tuner block and this ground line operate as circuit functions respectively, and when the FM front end block and FM-IF block are operating, AM The tuner block and this ground line serve as a high impedance between the FM front end block and the FM-IF block, and a ground line dedicated to absorbing leakage current from the FM front end block and the FM-IF block, and perform two functions. Therefore, one chip can be realized.

[Brief description of drawings]

第１図は本発明の実施例ある半導体集積回路の平面図、
第２図は第１図のＡ−Ａ′線における断面の概略図、第
３図は本発明の実施例である半導体集積回路の平面図、
第４図はFM／AMチューナブロック図である。（21）、（52）……第１のブロック領域、（22），（5
4）……第２のブロック領域、（23），（53）……第３
のブロック領域、（24），（51）……半体チップ、（2
9），（58）……第１のグランドライン、（30），（6
2）……第３のグランドライン、（31），（60）……第
２のグランドライン。FIG. 1 is a plan view of a semiconductor integrated circuit according to an embodiment of the present invention,
2 is a schematic view of a cross section taken along the line AA ′ in FIG. 1, FIG. 3 is a plan view of a semiconductor integrated circuit which is an embodiment of the present invention,
FIG. 4 is an FM / AM tuner block diagram. (21), (52) ... First block area, (22), (5
4) ... second block area, (23), (53) ... third
Block area of (24), (51) ... Half chip, (2
9), (58) …… First ground line, (30), (6
2) …… Third ground line, (31), (60) …… Second ground line.

Claims

[Claims]

1. A semiconductor integrated circuit having an FM front end block and an FM-IF block that operate simultaneously, and an AM tuner block that does not operate simultaneously with the FM front end block and the FM-IF block, wherein the FM front An AM tuner block for separating the first block area and the second block area is formed between a first block area forming an end block and a second block area forming the FM-IF block. A semiconductor integrated circuit, wherein the third block region is formed.

2. A semiconductor integrated circuit having an FM front end block and an FM-IF block that operate simultaneously, and an AM tuner block that does not operate simultaneously with the FM front end block and the FM-IF block. The FM, which is provided with a first block region having an end block and is provided in a corner portion of a semiconductor chip, is in contact with a region other than the FM front end block.
On the two sides of the front end block, a third block area in which the AM tuner block is formed is provided.
A semiconductor integrated circuit comprising a second block region in which the FM-IF block is formed in a region other than the FM front end block and the AM tuner block.