Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0681001B2 - Automatic gain control circuit - Google Patents
[go: Go Back, main page]

JPH0681001B2 - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPH0681001B2
JPH0681001B2 JP31314286A JP31314286A JPH0681001B2 JP H0681001 B2 JPH0681001 B2 JP H0681001B2 JP 31314286 A JP31314286 A JP 31314286A JP 31314286 A JP31314286 A JP 31314286A JP H0681001 B2 JPH0681001 B2 JP H0681001B2
Authority
JP
Japan
Prior art keywords
circuit
output
differentiating
gain control
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31314286A
Other languages
Japanese (ja)
Other versions
JPS63164513A (en
Inventor
勝 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP31314286A priority Critical patent/JPH0681001B2/en
Publication of JPS63164513A publication Critical patent/JPS63164513A/en
Publication of JPH0681001B2 publication Critical patent/JPH0681001B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自動利得制御回路に関し、特にサンプル値制
御に適した自動利得制御回路に関する。
The present invention relates to an automatic gain control circuit, and more particularly to an automatic gain control circuit suitable for sample value control.

〔概 要〕〔Overview〕

本発明は、伝送路により歪を受けた受信信号をサンプリ
ングして、可変利得回路に入力し、その出力波形のピー
ク値を検出して制御信号として可変利得回路に負帰還を
かける構成の自動利得制御回路において、 上記可変利得回路の出力と、この出力を例えば1回もし
くは2回微分した出力とを加算した後でピーク値の検出
を行う構成とすることにより、 サンプリング位相にかかわらず正確なピーク値を検出で
きるようにし、安定性の向上を図るとともにディジタル
化により集積回路化しやすいようにしたものである。
The present invention is an automatic gain amplifier configured to sample a received signal that has been distorted by a transmission line, input it to a variable gain circuit, detect the peak value of its output waveform, and apply negative feedback to the variable gain circuit as a control signal. The control circuit is configured to detect the peak value after adding the output of the variable gain circuit and the output obtained by differentiating the output once or twice, so that an accurate peak is obtained regardless of the sampling phase. The value can be detected, stability is improved, and digitalization facilitates integration into an integrated circuit.

〔従来の技術〕[Conventional technology]

従来、サンプル値制御に適した自動利得制御回路では、
例えばザ ベル システム テクニカル ジャーナル
(The Bell System techntcal Journal)1982年11月、2
743頁に示されるように、自動利得制御回路の出力波形
に対してダイオードクリップによるアナログ技術で、ピ
ーク検出を行い、その結果により可変利得回路を制御し
ている。
Conventionally, in the automatic gain control circuit suitable for sample value control,
For example, The Bell System techntcal Journal, November 1982, 2
As shown on page 743, the peak value is detected for the output waveform of the automatic gain control circuit by the diode clip analog technology, and the variable gain circuit is controlled by the result.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の自動利得制御回路は、可変利得幅を広く
すればループ利得が大きくなり、系の安定性が失われる
欠点があった。またアナログ技術を使用しているために
集積回路化がしにくく、コストを下げることが困難であ
る欠点があった。
The conventional automatic gain control circuit described above has a drawback in that the loop gain increases if the variable gain width is widened, and the stability of the system is lost. Further, since analog technology is used, it is difficult to form an integrated circuit and it is difficult to reduce the cost.

本発明の目的は、上記の欠点を除去することにより、サ
ンプル値制御系に適し、安定性が大でかつ集積回路化し
やすい自動利得制御回路を提供することにある。
An object of the present invention is to provide an automatic gain control circuit which is suitable for a sample value control system, has high stability, and can be easily integrated into an integrated circuit by eliminating the above drawbacks.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、伝送路により歪を受けた受信信号をサンプリ
ングするサンプリング回路と、このサンプリング回路の
出力を入力し利得制御を行う可変利得回路と、この可変
利得回路の出力波形のピーク値を検出するピーク検出回
路と、このピーク検出回路の出力に従って上記可変利得
の利得を制御する制御回路とを含む自動利得制御回路に
おいて、上記可変利得回路の出力を入力し微分を所定の
回数行う微分回路と、この微分回路の出力と上記可変利
得回路の出力とを加算し上記ピーク検出回路に出力する
演算回路とを含むことを特徴とする。
According to the present invention, a sampling circuit that samples a reception signal that has been distorted by a transmission path, a variable gain circuit that inputs the output of the sampling circuit and performs gain control, and a peak value of an output waveform of the variable gain circuit are detected. In the automatic gain control circuit including a peak detection circuit and a control circuit that controls the gain of the variable gain according to the output of the peak detection circuit, a differentiation circuit that inputs the output of the variable gain circuit and performs differentiation a predetermined number of times, It is characterized by including an arithmetic circuit for adding the output of the differentiating circuit and the output of the variable gain circuit and outputting the sum to the peak detecting circuit.

また本発明は、微分回路は、1回微分を行う微分回路で
あることが好ましい。
Further, in the present invention, it is preferable that the differentiating circuit is a differentiating circuit that performs one-time differentiation.

また本発明は、微分回路は、2回微分を行う微分回路で
あることが好ましい。
Further, in the present invention, it is preferable that the differentiating circuit is a differentiating circuit that performs twice differentiation.

また本発明は、微分回路は、帯域を制限した90度位相回
路であることが好ましい。
Further, in the present invention, it is preferable that the differentiating circuit is a 90-degree phase circuit whose band is limited.

〔作 用〕[Work]

演算回路からの出力波形は、可変利得回路の出力と、こ
の可変利得回路の出力を例えば1回もしくは2回微分し
た微分回路の出力とを加算したものとなるので、その波
形は、受信信号のタイムスロットをTとすると、−Tか
らTにわたる可変利得回路の出力波形と、その波形を1
回もしくは2回微分しか出力波形とを重ね合わせたもの
となり、結果として、1回微分の場合には−T/2から0
までの間、2回微分の場合には、−2/TからT/2の間は振
幅がほぼ一定な波形となる。
The output waveform from the arithmetic circuit is the sum of the output of the variable gain circuit and the output of the differentiating circuit obtained by differentiating the output of this variable gain circuit, for example, once or twice. When the time slot is T, the output waveform of the variable gain circuit from -T to T and its waveform are 1
Only the 1st or 2nd derivative is superposed with the output waveform, and as a result, in the case of the 1st derivative, -T / 2 to 0
In the case of the second differentiation, the waveform has a substantially constant amplitude between −2 / T and T / 2.

従って、サンプリグ回路のサンプリング周期をタイムス
ロットTのT/2またはTよりも短くすると、サンプリン
グ位相にかかわらず、ピーク検出回路の出力は、受信信
号の振幅に対応した正しいレベルの検出を行うことがで
き、安定性を向上させることが可能となる。さらに、微
分回路および演算回路は、ディジタル回路として容易に
集積回路化ができ、全体として集積回路化しやすい回路
を実現できる。
Therefore, if the sampling period of the sampling circuit is set shorter than T / 2 or T of the time slot T, the output of the peak detection circuit can detect the correct level corresponding to the amplitude of the received signal regardless of the sampling phase. It is possible to improve stability. Furthermore, the differentiating circuit and the arithmetic circuit can be easily integrated into a digital circuit, and a circuit that is easy to integrate as a whole can be realized.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明す
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第1実施例を示すブロック構成図であ
る。
FIG. 1 is a block diagram showing the first embodiment of the present invention.

本実施例は、伝送路により歪を受けた受信信号をサンプ
リングするサンプリグ回路1と、このサンプリグ回路1
の出力を入力し利得制御を行う可変利得回路2と、この
可変利得回路2の出力波形のピーク値を検出するピーク
検出回路5と、このピーク検出回路5の出力に従って可
変利得回路2の利得を制御する制御回路6とを含む自動
利得制御回路において、可変利得回路2の出力を入力し
微分を行う微分回路3と、この微分回路3の出力とを可
変利得回路2の出力とを加算しピーク検出回路5の出力
する演算回路4とを含むことを特徴とする。
In this embodiment, a sampling circuit 1 for sampling a reception signal which is distorted by a transmission line, and this sampling circuit 1
Of the variable gain circuit 2 for inputting the output of the variable gain circuit 2, the peak detection circuit 5 for detecting the peak value of the output waveform of the variable gain circuit 2, and the gain of the variable gain circuit 2 according to the output of the peak detection circuit 5. In an automatic gain control circuit including a control circuit 6 for controlling, a peak value is obtained by adding the output of the variable gain circuit 2 to the differentiating circuit 3 for differentiating and the output of the differentiating circuit 3 with the output of the variable gain circuit 2. The arithmetic circuit 4 output from the detection circuit 5 is included.

本発明の特徴は、第1図において、微分回路3および演
算回路4を設けたことにある。
A feature of the present invention is that the differentiating circuit 3 and the arithmetic circuit 4 are provided in FIG.

次に本実施例の動作について第2図(a)、(b)、
(c)および第3図に示す各部の波形図を参照して説明
する。
Next, the operation of this embodiment will be described with reference to FIGS.
This will be described with reference to the waveform charts of (c) and each part shown in FIG.

第2図(a)、(b)および(c)は、それぞれ可変利
得回路2の出力A、微分回路3の出力Bおよび演算回路
4の出力Cの波形図で、横軸は時間軸であり縦軸は振幅
を示し、Tは受信信号のタイムスロットである。
2 (a), (b) and (c) are waveform diagrams of the output A of the variable gain circuit 2, the output B of the differentiating circuit 3 and the output C of the arithmetic circuit 4, respectively, and the horizontal axis is the time axis. The vertical axis represents the amplitude, and T is the time slot of the received signal.

すなわち、出力Cは出力Aの波形と出力B波形を重ね合
わせた形となり、−T/2から0までの区間はほぼ一定の
振幅値となる。
That is, the output C has a form in which the waveform of the output A and the waveform of the output B are superimposed, and the amplitude value is substantially constant in the section from -T / 2 to 0.

従って、ピーク検出回路5においては、サンプリング回
路1におけるサンプリング周期を、T/2よりも短くする
ことにより、たとえ、サンプリング位相にずれが生じた
としても、受信信号振幅に対応した正しい一定のレベル
の検出ができる。
Therefore, in the peak detection circuit 5, by setting the sampling period in the sampling circuit 1 to be shorter than T / 2, even if the sampling phase is deviated, a correct constant level corresponding to the received signal amplitude is obtained. Can be detected.

第3図はこの関係を示す出力Cの波形図である。同図に
おいて、出力C0は標準出力、出力C1は標準以下の出力、
出力C2は標準以上の出力を示す。これにより、ピーク検
出回路5においては、受信信号の振幅値に対応した正し
いピーク値が検出され、それに従い制御回路6を介して
可変利得回路2の利得を定められた標準値になるように
制御する。
FIG. 3 is a waveform diagram of the output C showing this relationship. In the figure, output C 0 is standard output, output C 1 is below standard output,
The output C 2 indicates an output higher than the standard. As a result, the peak detection circuit 5 detects a correct peak value corresponding to the amplitude value of the received signal, and controls the gain of the variable gain circuit 2 via the control circuit 6 so as to reach the standard value determined. To do.

第4図は本発明の第二実施例を示すブロック構成図であ
る。本実施例は、可変利得回路2の出力について2回微
分を行うために、微分回路を微分回路(1)3aと微分回
路(2)3bを二つ設けたもので、他は第1図の第一実施
例と同じである。
FIG. 4 is a block diagram showing the second embodiment of the present invention. In the present embodiment, two differentiating circuits (1) 3a and (2) 3b are provided for differentiating the output of the variable gain circuit 2 twice. This is the same as the first embodiment.

本発明の特徴は、第4図において微分回路(1)3a、微
分回路(2)3bおよび演算回路4を設けたことにある。
The feature of the present invention resides in that the differentiating circuit (1) 3a, the differentiating circuit (2) 3b and the arithmetic circuit 4 are provided in FIG.

次に、本実施例の動作について第5図(a)、(b)、
(c)および(d)に示す各部の波形図を参照して説明
する。
Next, the operation of this embodiment will be described with reference to FIGS.
This will be described with reference to the waveform diagrams of the respective parts shown in (c) and (d).

第5図(a)、(b)、(c)および(d)は、それぞ
れ可変利得回路2の出力A、微分回路(1)3aの出力
B1、微分回路(2)3bの出力B2および演算回路4の出力
Caの波形図である。
FIGS. 5 (a), (b), (c) and (d) show the output A of the variable gain circuit 2 and the output of the differentiating circuit (1) 3a, respectively.
B 1 , the output B 2 of the differentiation circuit (2) 3b and the output of the arithmetic circuit 4
It is a waveform diagram of Ca.

すなわち、出力Caは出力Aの波形と出力B2の波形とを重
ね合わせた形となり、−T/2からT/2までほぼ一定の振幅
値となる。従って第二実施例は、第一実施例に比べて微
分回路が一つ増して複雑になるけれども、演算回路5の
出力波形の一定レベルの幅が倍となる。すなわち、T以
上の間隔でサンプリングすることができ、より安定化が
図れる。
That is, the output Ca has a form in which the waveform of the output A and the waveform of the output B 2 are superposed, and has a substantially constant amplitude value from −T / 2 to T / 2. Therefore, the second embodiment is more complicated than the first embodiment by adding one differentiating circuit, but the width of a constant level of the output waveform of the arithmetic circuit 5 is doubled. That is, sampling can be performed at intervals of T or more, and more stabilization can be achieved.

なお、微分回路3、3a、3bおよび演算回路4はディジタ
ル回路で実現でき、回路全体の集積回路回路を容易にす
る。
The differentiating circuits 3, 3a, 3b and the arithmetic circuit 4 can be realized by digital circuits, which facilitates the integrated circuit circuit of the entire circuit.

微分回路としては上記実施例で示したいわゆる微分回路
の代わりに、帯域を制限した90度位相回路を用いても上
述の各信号波形は同等であり同等の効果が得られる。
As the differentiating circuit, instead of the so-called differentiating circuit shown in the above-mentioned embodiment, the above-mentioned respective signal waveforms are equivalent and the same effect can be obtained even if a 90-degree phase circuit with a limited band is used.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、サンプリング位相にか
かわらず、受信信号の振幅に対応した正しいピーク値を
検出することができ、安定性を向上させる効果がある。
また、微分回路および演算回路のようにディジタル回路
を用いるので集積回路化がしやすくなりコスト低下が図
れる効果がある。
As described above, the present invention can detect the correct peak value corresponding to the amplitude of the received signal regardless of the sampling phase, and has the effect of improving the stability.
Further, since a digital circuit such as a differentiating circuit and an arithmetic circuit is used, there is an effect that it can be easily integrated into a circuit and the cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第一実施例を示すブロック構成図。 第2図(a)、(b)、(c)および第3図はその動作
を示す各部の出力波形図。 第4図は本発明の第二実施例を示すブロック構成図。 第5図(a)、(b)、(c)および(d)はその動作
を示す各部出力の波形図。 1……サンプリング回路、2……可変利得回路、3……
微分回路、3a……微分回路(1)、3b……微分回路
(2)、4……演算回路、5……ピーク検出回路、6…
…制御回路、7……入力端子、8……出力端子、A、
B、B1、B2、C0、C1、C2、Ca……出力。
FIG. 1 is a block diagram showing the first embodiment of the present invention. 2 (a), (b), (c) and FIG. 3 are output waveform charts of respective parts showing the operation. FIG. 4 is a block diagram showing the second embodiment of the present invention. FIGS. 5 (a), (b), (c) and (d) are waveform diagrams of outputs of respective parts showing the operation. 1 ... Sampling circuit, 2 ... Variable gain circuit, 3 ...
Differentiation circuit, 3a ... Differentiation circuit (1), 3b ... Differentiation circuit (2), 4 ... Arithmetic circuit, 5 ... Peak detection circuit, 6 ...
... control circuit, 7 ... input terminal, 8 ... output terminal, A,
B, B 1 , B 2 , C 0 , C 1 , C 2 , Ca ... Output.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】伝送路により歪を受けた受信信号をサンプ
リングするサンプリング回路(1)と、このサンプリン
グ回路の出力を入力し利得制御を行う可変利得回路
(2)と、この可変利得回路の出力波形のピーク値を検
出するピーク検出回路(5)と、このピーク検出回路の
出力に従って上記可変利得回路の利得を制御する制御回
路(6)とを含む自動利得制御回路において、 上記可変利得回路の出力を入力し微分を所定の回数行う
微分回路(3、3a、3b)と、この微分回路の出力と上記
可変利得回路の出力とを加算し上記ピーク検出回路に出
力する演算回路(4)とを含む ことを特徴とする自動利得制御回路。
1. A sampling circuit (1) for sampling a reception signal distorted by a transmission line, a variable gain circuit (2) for inputting the output of this sampling circuit and performing gain control, and an output of this variable gain circuit. An automatic gain control circuit including a peak detection circuit (5) for detecting a peak value of a waveform and a control circuit (6) for controlling the gain of the variable gain circuit according to the output of the peak detection circuit, A differentiating circuit (3, 3a, 3b) that receives an output and performs differentiation a predetermined number of times, and an arithmetic circuit (4) that adds the output of the differentiating circuit and the output of the variable gain circuit and outputs the sum to the peak detecting circuit. An automatic gain control circuit characterized by including.
【請求項2】微分回路は、1回微分を行う微分回路であ
る特許請求の範囲第(1)項に記載の自動利得制御回
路。
2. The automatic gain control circuit according to claim 1, wherein the differentiating circuit is a differentiating circuit that performs one-time differentiating.
【請求項3】微分回路は、2回微分を行う微分回路であ
る特許請求の範囲第(1)項に記載の自動利得制御回
路。
3. The automatic gain control circuit according to claim 1, wherein the differentiating circuit is a differentiating circuit that performs twice differentiation.
【請求項4】微分回路は、帯域を制限した90度移相回路
である特許請求の範囲第(1)項、第(2)項または第
(3)項に記載の自動利得制御回路。
4. The automatic gain control circuit according to claim 1, wherein the differentiating circuit is a 90-degree phase shift circuit with a band limited.
JP31314286A 1986-12-25 1986-12-25 Automatic gain control circuit Expired - Lifetime JPH0681001B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31314286A JPH0681001B2 (en) 1986-12-25 1986-12-25 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31314286A JPH0681001B2 (en) 1986-12-25 1986-12-25 Automatic gain control circuit

Publications (2)

Publication Number Publication Date
JPS63164513A JPS63164513A (en) 1988-07-07
JPH0681001B2 true JPH0681001B2 (en) 1994-10-12

Family

ID=18037605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31314286A Expired - Lifetime JPH0681001B2 (en) 1986-12-25 1986-12-25 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPH0681001B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906541B2 (en) * 2007-03-07 2012-03-28 ダイキョーニシカワ株式会社 Oil strainer for engine

Also Published As

Publication number Publication date
JPS63164513A (en) 1988-07-07

Similar Documents

Publication Publication Date Title
KR900005705A (en) Digital Automatic Gain Control
JP2543177B2 (en) Clamping device and automatic gain control device
US5047667A (en) Voltage difference detector
JPH0681001B2 (en) Automatic gain control circuit
JPH0681002B2 (en) Automatic gain control circuit
JP3036263B2 (en) AGC circuit
US4584560A (en) Floating point digitizer
JPS6265424A (en) Etching end point detection method
JPS6255580A (en) Reception level variation compensating step track tracking system
JP2757457B2 (en) Electrocardiogram R-wave detection circuit
SU1019355A1 (en) Phase shift measuring method
JPH04232477A (en) Method and circuit arrangement for measurement of small phase differences
JPH0255978A (en) Monopulse receiver
US4502784A (en) Analyzer compensation circuit
JPH03212090A (en) Pilot signal insertion device
JP2868070B2 (en) Automatic gain control method in time division multiplex communication.
JPH0156385B2 (en)
JPH06140872A (en) Automatic filter adjustment circuit
SU818011A1 (en) Measuring signal switching device
JPH05292140A (en) 4-phase PSK demodulator
JPH05315961A (en) A/d conversion circuit
JPS63311806A (en) Automatic gain control system
JPH0255475A (en) digital signal processing circuit
JPH0365071B2 (en)
JPS62274936A (en) Waveform reproducing circuit for transmission signal