JPH0690238B2 - C-MOS oscillator circuit - Google Patents
C-MOS oscillator circuitInfo
- Publication number
- JPH0690238B2 JPH0690238B2 JP60075779A JP7577985A JPH0690238B2 JP H0690238 B2 JPH0690238 B2 JP H0690238B2 JP 60075779 A JP60075779 A JP 60075779A JP 7577985 A JP7577985 A JP 7577985A JP H0690238 B2 JPH0690238 B2 JP H0690238B2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- circuit
- channel
- comparison
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CR発振回路等に適用されるＣ−MOS発振回路
に関する。The present invention relates to a C-MOS oscillator circuit applied to a CR oscillator circuit or the like.
本発明はＣ−MOS発振回路に関し、Ｃ−MOS比較回路及び
基準電圧源とトーテムポール回路を用いることにより、
少ない素子数で発振周波数の安定な発振回路を形成する
ものである。The present invention relates to a C-MOS oscillator circuit, and by using a C-MOS comparator circuit, a reference voltage source and a totem pole circuit,
An oscillation circuit having a stable oscillation frequency is formed with a small number of elements.
例えばCR発振回路を形成する場合に、従来は第６図に示
すようにコンデンサＣと抵抗器Ｒとシュミット回路Ｓを
用いるものが一般に多く用いられている。しかしながら
この回路において発振周波数の安定度はシュミット回路
Ｓの不感帯特性によって決定され、この不感帯特性は素
子のパラメータや電源電圧・動作温度等の動作条件によ
って大幅に変化されるために、安定な発振を得ることが
極めて困難であった。For example, in the case of forming a CR oscillator circuit, a capacitor C, a resistor R, and a Schmitt circuit S as shown in FIG. 6 have generally been used conventionally. However, in this circuit, the stability of the oscillation frequency is determined by the dead zone characteristic of the Schmitt circuit S, and this dead zone characteristic is significantly changed by the operating conditions such as the element parameters, the power supply voltage and the operating temperature, so that stable oscillation is achieved. It was extremely difficult to obtain.
これに対していわゆる電圧比較回路を用いる事が考えら
れるが、従来特にＣ−MOSを用いる回路では良好な比較
回路は提案されていなかった。On the other hand, it is possible to use a so-called voltage comparison circuit, but conventionally, a good comparison circuit has not been proposed, particularly in a circuit using a C-MOS.
従来、Ｃ−MOSを用いる発振回路は良好なものが提案さ
れていなかった。Conventionally, a good oscillator circuit using a C-MOS has not been proposed.
本発明は、第１及び第２の基準電圧（３）と、第１及び
第２の比較回路（１），（２）と、トーテムポール接続
のバッファ（４）と遅延増幅回路（５）と、時定数回路
（６）とからなり、上記第１及び第２の基準電圧がそれ
ぞれ上記第１及び第２の比較回路の一方の比較入力端子
に接続され、上記第１及び第２の比較回路の出力がそれ
ぞれ上記トーテムポール接続のバッファ入力端子に接続
され、上記トーテムポール接続のバッファの出力が上記
時定数回路を経由して上記第１及び第２の比較回路の他
方の比較入力端子に正帰還されるように接続されて構成
されたＣ−MOS発振回路において、上記第１及び第２の
比較回路が、少なくとも３組のＣ−MOSを構成する一方
及び他方のチャンネルの素子がそれぞれ２つの電源VDD,
VSS間に直列に設けられ、１組目及び３組目の上記Ｃ−M
OSの一方のチャンネルの素子（11P），（13P）のゲート
に基準電圧VRLが印加され、２組目の上記Ｃ−MOSの一方
のチャンネルの素子（12P）のゲートに入力電圧Vinが印
加され、上記１組目のＣ−MOSの接続中点が上記１組目
及び２組目のＣ−MOSの他方のチャンネルの素子（11
N），（12N）のゲートに接続され、上記２組目のＣ−MO
Sの接続中点が上記３組目のＣ−MOSの他方のチャンネル
の素子（13N）のゲートに接続され、上記３組目のＣ−M
OSの接続中点から出力電圧Voutが取出されるようにした
Ｃ−MOS発振回路である。The present invention includes first and second reference voltages (3), first and second comparison circuits (1) and (2), a totem pole connection buffer (4) and a delay amplification circuit (5). A time constant circuit (6), the first and second reference voltages are respectively connected to one comparison input terminals of the first and second comparison circuits, and the first and second comparison circuits are provided. Are connected to the buffer input terminal of the totem pole connection, respectively, and the output of the buffer of the totem pole connection is fed to the other comparison input terminal of the first and second comparison circuits via the time constant circuit. In a C-MOS oscillation circuit connected so as to be fed back, the first and second comparison circuits form at least three sets of C-MOSs, and each of the elements of one and the other channel has two elements. Power supply V DD ,
It is provided in series between V SS and the above-mentioned CM of the first and third sets
The reference voltage V RL is applied to the gates of the elements (11P) and (13P) of one channel of OS, and the input voltage Vin is applied to the gate of the element (12P) of one channel of the above-mentioned second C-MOS. The middle point of connection of the first set of C-MOSs is the element (11) of the other channel of the first and second sets of C-MOSs.
N), (12N) connected to the second set of C-MO
The middle point of connection of S is connected to the gate of the element (13N) of the other channel of the third set of C-MOS, and the third set of CM
This is a C-MOS oscillator circuit in which the output voltage Vout is taken out from the midpoint of connection of the OS.
この回路によれば、Ｃ−MOS比較回路及び基準電圧源と
トーテムポール回路を用いることにより、少ない素子で
発振周波数の安定なＣ−MOS発振回路を形成することが
できる。According to this circuit, by using the C-MOS comparison circuit, the reference voltage source, and the totem pole circuit, it is possible to form a C-MOS oscillation circuit having a stable oscillation frequency with a small number of elements.
最初に本発明のＣ−MOS発振回路に用いられるＣ−MOS比
較回路について説明する。第１図、第２図はそれぞれ構
成例を示す。First, the C-MOS comparison circuit used in the C-MOS oscillation circuit of the present invention will be described. FIG. 1 and FIG. 2 show respective structural examples.
まず第１図において、３組の相補形のＰチャンネル及び
ＮチャンネルのMOSトランジスタ（Ｃ−MOS）がそれぞれ
２つの電源VDD,VSSの間に直列に設けられる。これによ
って各Ｃ−MOSはインバータ（11）〜（13）を構成す
る。この内の１組目及び３組目のインバータ（11），
（13）のＰチャンネルの素子（11P），（13P）のゲート
に基準電圧VRLが印加され、２組目のインバータ（12）
のＰチャンネルの素子（12P）のゲートに入力電圧Vinが
印加される。さらに１組目のインバータ（11）のＰチャ
ンネルの素子（11P）とＮチャンネルの素子（11N）の接
続中点が１組目及び２組目のインバータ（11），（12）
のＮチャンネルの素子（11N），（12N）のゲートに接続
され、２組目のインバータ（12）のＰチャンネルの素子
（12P）とＮチャンネルの素子（12N）の接続中点が３組
目のインバータ（13）のＮチャンネルの素子（13N）の
ゲートに接続される。そして３組目のインバータ（13）
のＰチャンネルの素子（13P）とＮチャンネルの素子（1
3N）の接続中点から出力電圧Voutが取出される。First, in FIG. 1, three sets of complementary P-channel and N-channel MOS transistors (C-MOS) are respectively provided in series between two power supplies V DD and V SS . As a result, each C-MOS constitutes an inverter (11)-(13). The first and third inverters (11) among these,
The reference voltage V RL is applied to the gates of the P-channel elements (11P) and (13P) of (13), and the second set of inverters (12)
The input voltage Vin is applied to the gate of the P-channel element (12P). Furthermore, the midpoint of the connection between the P-channel element (11P) and the N-channel element (11N) of the first inverter (11) is the first and second inverters (11), (12).
Is connected to the gates of the N-channel elements (11N) and (12N) of the second inverter (12), and the middle point of connection between the P-channel element (12P) and the N-channel element (12N) is the third group. Is connected to the gate of the N-channel element (13N) of the inverter (13). And the third set of inverters (13)
P channel element (13P) and N channel element (1
The output voltage Vout is taken out from the connection midpoint of 3N).
この回路において、各インバータ（11）〜（13）のレシ
オを同一とする。またVSS＜VRL＜VDDとし、VSSをローレ
ベル、VDDをハイレベルとすると、各接続中点の電圧をV
01,V02,V03とおいて、 Vin＝VRLのとき、各インバータ（11）〜（13）は全
て同じ伝達特性をとり、V01＝V02＝V03となる（第３図
の特性図のＡ参照）。In this circuit, the inverters (11) to (13) have the same ratio. When V SS <V RL <V DD , V SS low level, and V DD high level, the voltage at the midpoint of each connection is V
01 , V 02 , V 03 , when Vin = V RL , all the inverters (11) to (13) have the same transfer characteristics, and V 01 = V 02 = V 03 (characteristics in FIG. 3). (See A in the figure).
Vin＜VRLのとき、２組目のインバータ（12）のＰチ
ャンネルロードのGmが大きくなるために、２組目のイン
バータ（12）の伝達特性は右側にシフト（ゲインの小の
方向）する。従ってV02はハイレベルになる。そしてこ
のハイレベルが３組目のインバータ（13）の入力とな
り、出力Vout＝V03はローレベルとなる（特性図の
Ｂ）。When Vin <V RL , the transfer characteristic of the second set of inverters (12) shifts to the right (smaller gain direction) because Gm of the P-channel load of the second set of inverters (12) increases. . Therefore, V 02 becomes high level. Then, this high level becomes the input of the third set of inverters (13), and the output Vout = V 03 becomes low level (B in the characteristic diagram).
Vin＞VRLのとき、２組目のインバータ（12）のＰチ
ャンネルロードのGmが小さくなるために、２組目のイン
バータ（12）の伝達特性は左側にシフト（ゲインの大の
方向）する。従ってV02はローレベルになる。そしてこ
のローレベルが３組目のインバータ（13）の入力とな
り、出力Vout＝V03はハイレベルとなる（特性図の
Ｃ）。When Vin> V RL , the Gm of the P-channel load of the second set of inverters (12) becomes small, so the transfer characteristic of the second set of inverters (12) shifts to the left (in the direction of large gain). . Therefore, V 02 becomes low level. This low level becomes the input of the third set of inverters (13), and the output Vout = V 03 becomes high level (C in the characteristic diagram).
従ってこの回路において、Vin＜VRLのときローレベル、
Vin＞VRLのときハイレベルが出力電圧Voutに取出され
る。Therefore, in this circuit, when Vin <V RL , low level,
When Vin> V RL, the high level is taken out to the output voltage Vout.
さらに第２図の回路においても上述と同様の動作が行わ
れて、Vin＜VRHのときローレベル、Vin＞VRHのときハイ
レベルが出力電圧Voutに取出される。Further, also in the circuit of FIG. 2, the same operation as described above is performed, and when Vin <V RH, a low level is taken out, and when Vin> V RH, a high level is taken out to the output voltage Vout.
こうしてこの回路によれば、少なくとも３組のＣ−MOS
を用いることにより、少ない素子で利得が大きく動作の
安定なＣ−MOS比較回路を形成することができる。なお
上述のＣ−MOSの組数を増やすことによって利得を上げ
ることができるが、同時に動作速度が低下する。Thus, according to this circuit, at least three sets of C-MOS are provided.
By using, it is possible to form a C-MOS comparison circuit having a large gain and a stable operation with a small number of elements. The gain can be increased by increasing the number of C-MOS pairs described above, but at the same time, the operating speed decreases.
本発明によるＣ−MOS発振回路はこのようなＣ−MOS比較
回路を用いて構成される。第４図に上述の比較回路を用
いたCR発振回路の実施例を示す。The C-MOS oscillator circuit according to the present invention is constructed using such a C-MOS comparator circuit. FIG. 4 shows an embodiment of a CR oscillator circuit using the above-mentioned comparison circuit.
図において、（１），（２）は上述の第１図，第２図の
比較回路である。この比較回路（１），（２）に基準電
圧源（３）から基準電圧VRH,VRLが印加される。なお基
準電圧源（３）はIC内では例えばポリシリコンによる抵
抗分圧回路で形成される。In the figure, (1) and (2) are the comparison circuits of FIGS. 1 and 2 described above. Reference voltages V RH and V RL are applied from the reference voltage source (3) to the comparison circuits (1) and (2). The reference voltage source (3) is formed in the IC by, for example, a resistance voltage dividing circuit made of polysilicon.
この比較回路（１），（２）にコンデンサＣと抵抗器Ｒ
の直列回路（６）からの入力電圧が供給される。この比
較回路（１），（２）からの出力電圧がそれぞれトーテ
ムポール接続回路（４）を構成するＰチャンネルの素子
（4P）のゲート及びＮチャンネルの素子（4N）のゲート
に供給される。この回路（４）の接続中点からの出力信
号が遅延増幅回路（５）を通じてCR直列回路（６）に供
給される。A capacitor C and a resistor R are provided in the comparison circuits (1) and (2).
The input voltage from the series circuit (6) is supplied. The output voltages from the comparison circuits (1) and (2) are supplied to the gates of the P-channel element (4P) and the N-channel element (4N), which form the totem pole connection circuit (4), respectively. The output signal from the connection midpoint of this circuit (4) is supplied to the CR series circuit (6) through the delay amplifier circuit (5).
この回路において、まず最初に抵抗器Ｒの両端，間
がオープンであると仮定する。このとき端子に第５図
の波形図のＡのような鋸歯状波形を印加する。これによ
って比較回路（１），（２）からはそれぞれ波形図のB,
Cの出力波形が出力される。この信号がトーテムポール
回路（４）に供給され、回路（４）から波形図のＤの出
力波形が得られる。この信号が遅延増幅回路（５）に供
給されて希望の波形（波形図のＥ）が形成される。そし
てこの信号を端子，間を接続して端子に供給する
ことで、以上の動作が繰返され、CR発振回路が形成され
る。In this circuit, it is first assumed that the resistor R is open across its ends. At this time, a sawtooth waveform such as A in the waveform chart of FIG. 5 is applied to the terminal. As a result, from the comparison circuits (1) and (2), B of the waveform diagram,
The C output waveform is output. This signal is supplied to the totem pole circuit (4), and the output waveform D of the waveform diagram is obtained from the circuit (4). This signal is supplied to the delay amplifier circuit (5) to form a desired waveform (E in the waveform diagram). By supplying this signal to the terminals by connecting the terminals to each other, the above operation is repeated and the CR oscillation circuit is formed.
なお基準電圧源（３）は抵抗に限らずトランジスタ群で
形成してもよい。また必要な発振周波数に合わせて比較
回路（１），（２）の素子のサイズや段数を変更するこ
とが望ましい。The reference voltage source (3) is not limited to a resistor and may be formed of a transistor group. Further, it is desirable to change the size and the number of stages of the elements of the comparison circuits (1) and (2) according to the required oscillation frequency.
こうしてこの回路によれば、上述のＣ−MOS比較回路及
び基準電圧源とトーテムポール回路を用いることによ
り、周波数安定度の高いCR発振回路を構成することがで
きる。なお周波数安定度は従来回路の約２倍になること
がシミュレーションによって確かめられている。Thus, according to this circuit, by using the C-MOS comparison circuit, the reference voltage source and the totem pole circuit described above, a CR oscillation circuit having high frequency stability can be constructed. It has been confirmed by simulation that the frequency stability is about twice that of the conventional circuit.
本発明によれば、Ｃ−MOS比較回路及び基準電源と、ト
ーテムポール回路を用いることにより、少ない素子数で
発振周波数の安定なＣ−MOS発振回路を形成することが
できるようになった。According to the present invention, by using the C-MOS comparison circuit, the reference power supply, and the totem pole circuit, it becomes possible to form a C-MOS oscillation circuit having a stable oscillation frequency with a small number of elements.
第１図、第２図は本発明に適用されるＣ−MOS比較回路
の構成図、第３図はその説明のための特性図、第４図は
本発明によるＣ−MOS発振回路の構成図、第５図はその
説明のための図、第６図は従来の回路の構成図である。 （１），（２）は比較回路、（３）は基準電圧源、
（４）はトーテムポール回路、（５）は遅延増幅回路、
（６）はCR直列回路である。1 and 2 are block diagrams of a C-MOS comparator circuit applied to the present invention, FIG. 3 is a characteristic diagram for explaining the same, and FIG. 4 is a block diagram of a C-MOS oscillator circuit according to the present invention. FIG. 5 is a diagram for explaining it, and FIG. 6 is a configuration diagram of a conventional circuit. (1) and (2) are comparison circuits, (3) is a reference voltage source,
(4) is a totem pole circuit, (5) is a delay amplifier circuit,
(6) is a CR series circuit.
Claims (1)
の比較回路と、トーテムポール接続のバッファと遅延増
幅回路と、時定数回路とからなり、 上記第１及び第２の基準電圧がそれぞれ上記第１及び第
２の比較回路の一方の比較入力端子に接続され、上記第
１及び第２の比較回路の出力がそれぞれ上記トーテムポ
ール接続のバッファ入力端子に接続され、上記トーテム
ポール接続のバッファの出力が上記時定数回路を経由し
て上記第１及び第２の比較回路の他方の比較入力端子に
正帰還されるように接続されて構成されたＣ−MOS発振
回路において、 上記第１及び第２の比較回路が、 少なくとも３組のＣ−MOSを構成する一方及び他方のチ
ャンネルの素子がそれぞれ２つの電源間に直列に設けら
れ、 １組目及び３組目の上記Ｃ−MOSの一方のチャンネルの
素子のゲートに基準電圧が印加され、 ２組目の上記Ｃ−MOSの一方のチャンネルの素子のゲー
トに入力電圧が印加され、 上記１組目のＣ−MOSの接続中点が上記１組目及び２組
目のＣ−MOSの他方のチャンネルの素子のゲートに接続
され、 上記２組目のＣ−MOSの接続中点が上記３組目のＣ−MOS
の他方のチャンネルの素子のゲートに接続され、 上記３組目のＣ−MOSの接続中点から出力電圧が取出さ
れるようにしたＣ−MOS発振回路。1. A first and second reference voltage and a first and second reference voltage.
Of the comparator circuit, the buffer of the totem pole connection, the delay amplifier circuit, and the time constant circuit, and the first and second reference voltages are respectively applied to one comparison input terminals of the first and second comparison circuits. Connected, the outputs of the first and second comparison circuits are respectively connected to the buffer input terminals of the totem pole connection, and the outputs of the buffer of the totem pole connection are connected to the first and the first via the time constant circuit. In a C-MOS oscillation circuit configured to be connected to the other comparison input terminal of the second comparison circuit so as to be positively fed back, the first and second comparison circuits form at least three sets of C-MOS. The elements of one and the other channel are respectively provided in series between the two power supplies, and the reference voltage is applied to the gates of the elements of the one channel of the first and third sets of the above C-MOS, An input voltage is applied to the gate of the device of one channel of the C-MOS, and the connection midpoint of the first set of C-MOS is the other channel of the first and second sets of C-MOS. It is connected to the gate of the device, and the connection middle point of the second set of C-MOS is the third set of C-MOS.
A C-MOS oscillator circuit connected to the gate of the element of the other channel of the above, so that the output voltage is taken out from the connection midpoint of the third set of C-MOS.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075779A JPH0690238B2 (en) | 1985-04-10 | 1985-04-10 | C-MOS oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075779A JPH0690238B2 (en) | 1985-04-10 | 1985-04-10 | C-MOS oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234365A JPS61234365A (en) | 1986-10-18 |
| JPH0690238B2 true JPH0690238B2 (en) | 1994-11-14 |
Family
ID=13586042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075779A Expired - Lifetime JPH0690238B2 (en) | 1985-04-10 | 1985-04-10 | C-MOS oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690238B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146521A (en) * | 1984-01-11 | 1985-08-02 | Seiko Instr & Electronics Ltd | Voltage comparison circuit |
-
1985
- 1985-04-10 JP JP60075779A patent/JPH0690238B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61234365A (en) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| JPH0345576B2 (en) | ||
| JPS5997220A (en) | Voltage comparing circuit | |
| JPH06177744A (en) | Level conversion circuit | |
| JPS63288512A (en) | Analog voltage comparator | |
| JPH07113862B2 (en) | Reference voltage generation circuit | |
| JP2001127615A (en) | Division level logic circuit | |
| JPH0690238B2 (en) | C-MOS oscillator circuit | |
| JPS62190923A (en) | Level converting circuit | |
| JPH051646B2 (en) | ||
| US6424218B1 (en) | Programmable differential active voltage divider circuit | |
| JP2765331B2 (en) | Level conversion circuit | |
| JPS6396800A (en) | Cmos sample/hold circuit | |
| JPS58182913A (en) | voltage comparison circuit | |
| JPS61237509A (en) | Schmitt trigger circuit | |
| JPS61237515A (en) | Inverter circuit | |
| JP2754550B2 (en) | Level conversion circuit | |
| JPS625724A (en) | Inverter circuit | |
| JP2803113B2 (en) | Differential amplifier circuit | |
| JPH0377537B2 (en) | ||
| JPS5986326A (en) | Oscillating circuit | |
| JP2504270B2 (en) | Operational amplifier | |
| JPH0155770B2 (en) | ||
| JPH0783216B2 (en) | Half-wave rectifier | |
| JPH1117525A (en) | Divider and clock generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |