JPH07101709B2 - 容量制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スイッチ回路を構成するP,Nチャンネルト
ランジスタのソースまたはドレインに容量を接続し、こ
の容量を制御する容量制御装置に関するものである。

〔従来の技術〕

第６図は従来の容量制御装置のマスクパターンを示す平
面図であり、図において、１はインバータ、２はＰチャ
ンネルトランジスタ、３はＮチャンネルトランジスタ、
４は容量、５は負電圧電源線（アルミニウム（Al）配
線）、６は正電圧電源線（Al）配線、７は入出力線、８
はゲート電極としてのゲート制御線（ポリシリコン）を
示し、ポリシリコン９とAl電極10とで構成した容量４が
接離する。

11A,11Bはトランジスタ電極領域、12はＮ領域、13はＰ
領域を示し、負電圧電源線５と正電圧電源線６とに接続
されている。

14はポリシリコン８とAl配線（実線で示す配線），ポリ
シリコン９とAl配線５とのコンタクト部、15はトランジ
スタ電極領域11A,11BとAl配線とを接続するコンタクト
部、16,17,18,19はトランジスタ電極領域11Bのソース，
ドレインに対応するP,N電極を示す。

第７図は第６図に示す容量制御装置のP,Nチャンネルト
ランジスタの部分を示す断面図である。

次に、動作について説明する。

Ｐチャンネルトランジスタ２とＮチャンネルトランジス
タ３で構成したスイッチ回路に接続した容量４は、ゲー
ト制御線８の信号によって入出力線７に対して接離す
る。このとき、入出力線７から見た容量変化分は、容量
４に接続されるトランジスタ電極領域11BがＮ領域12あ
るいはＰ領域13に対して有するP,Nチャンネルトランジ
スタ2,3の寄生容量と、容量４とを加えた値となる。

また、スイッチ回路の導通時の抵抗値は、P,Nチャンネ
ルトランジスタ2,3のゲート幅に反比例関係にある。

なお、ゲート幅は第６図において、例えばトランジスタ
電極領域11Bを上下方向に横切る長さである。

そして、同様な発明として本出願人が先に提案した可変
容量制御装置（特願昭61−168742号）がある。

〔発明が解決しようとする問題点〕

従来の容量制御装置は以上のように構成されているの
で、スイッチ回路の寄生容量が大きく、微小な容量を設
定できなくなる。

また、スイッチ回路の寄生容量を小さくするためにP,N
チャンネルトランジスタ2,3のサイズを小さくすると、
スイッチ回路の導通時の抵抗値が大きくなるなどの問題
点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、スイッチ回路の寄生容量を小さくできると
ともに、スイッチ回路の導通時の抵抗値が小さくできる
容量制御装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る容量制御装置は、ソースとドレインとを
交互に配置し、ソースとドレインとの間に同一のゲート
電極を分岐させた複数のトランジスタ部分でP,Nチャン
ネルトランジスタを構成したものである。

〔作用〕

この発明における容量制御装置は、ゲート電極の信号に
よって低抵抗のスイッチ回路により、微少容量を接離す
る。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図において、第６図と同一部分には同一符号が付し
てあり、Ｎ領域12,P領域13のゲート制御線８に接続され
たP,N電極16,18が容量４に接続されるP,N電極17,19を挟
むように配置されている。

第２図は第１図の等価回路であり、4Aは容量４と寄生容
量との合成容量を示す。

次に、動作について説明する。

スイッチ回路を構成するP,Nチャンネルトランジスタ2,3
のP,N電極17,19は、両側にゲート電極を挟んでP,N電極1
6,18が配置されているので、両方向に対してトランジス
タ構造となる。すなわち、P,N電極17,19は２つのトラン
ジスタ部分のソースあるいはドレインを兼ね備えてお
り、両端のP,N電極16,18を接続すれば、P,Nチャンネル
トランジスタ2,3の駆動能力は倍増する。

この発明の容量制御装置において、従来のスイッチ回路
に対して導通抵抗を半分にするときは、ゲート電極の幅
を従来と同じ幅とすればよく、P,N電極17,19の寄生容量
は変わらない。また、スイツチ回路の導通抵抗を同一に
するときは、ゲート電極の幅を半分とすればよく、寄生
容量も約半分になる。

したがって、スイッチ回路の導通抵抗および寄生容量を
小さくすることができ、スイッチ回路で制御する微少容
量の設定が容易になる。

なお、上記実施例では、容量４に接続されるP,N電極17,
19を２つのトランジスタ部分で共有させたが、第３図に
示すように、P,N電極17,19をゲート制御線８に接続して
共有させてもよい。この場合は、ゲート制御線８に浮遊
する寄生容量を小さくできる効果を奏する。

また、第４図（第５図に等価回路を示す。）に示すよう
に、容量４をソースとドレインとの間に接続すれば、ス
イッチ回路がオンのときはソース，ドレインがP,N領域1
2,13に対して有する寄生容量20が接続され、スイッチ回
路がオフのときは各容量4,20が直列に接続され、寄生容
量20よりも微少な容量の制御ができるという効果を奏す
る。

さらに、P,Nチャンネルトランジスタ2,3をそれぞれ２つ
のトランジスタ部分で構成したが、３つ以上のトランジ
スタ部分で構成しても同様な効果が得られる。

〔発明の効果〕

以上のように、この発明によれば、微少容量接続側のス
イッチ回路の寄生容量P,Nチャンネルトランジスタで囲
む構成としたので、寄生容量を小さくできるとともに、
スイッチ回路に並列に容量を接続することによって微少
容量接続側の容量に比べて小さい容量を制御することが
できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による容量制御装置のマス
クパターン図、第２図は第１図に示す容量制御装置の等
価回路図、第３図，第４図はこの発明の他の実施例を示
す容量制御装置のマスクパターン図、第５図は第４図に
示す容量制御装置の等価回路図、第６図は従来の容量制
御装置のマスクパターン図、第７図は第６図に示す容量
制御装置のP,Nチャンネルトランジスタの部分を示す断
面図である。 図において、１はインバータ、２はＰチャンネルトラン
ジスタ、３はＮチャンネルトランジスタ、４は容量、4A
は合成容量、５は負電圧電源線、６は正電圧電源線、７
は入出力線、８はゲート制御線、９はポリシリコン、10
はアルミニウム電極、11A,11Bはトランジスタ電極領
域、12はＮ領域、13はＰ領域、14,15はコンタクト部、1
6,17,18,19はP,N電極、20は寄生容量を示し、実線の配
線はアルミニウム配線を示す。 なお、図中、同一符号は同一、または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/088

Claims (1)

【特許請求の範囲】
1. 【請求項１】スイッチ回路を構成するＰチャンネルトラ
   ンジスタ,Nチャンネルトランジスタのソース，ドレイン
   を接続し、前記ソースまたは前記ドレインに前記スイッ
   チ回路の寄生容量を含む容量を接続した構成の容量制御
   装置において、前記ソースと前記ドレインとを交互に配
   置し、前記ソースと前記ドレインとの間に同一のゲート
   電極を分岐させた複数のトランジスタ部分で前記P,Nチ
   ャンネルトランジスタを構成する共に、前記容量を前記
   ソースと前記ドレインとの間に接続したことを特徴とす
   る容量制御装置。