JPH07105901B2 - Black level correction device - Google Patents
Black level correction deviceInfo
- Publication number
- JPH07105901B2 JPH07105901B2 JP61194352A JP19435286A JPH07105901B2 JP H07105901 B2 JPH07105901 B2 JP H07105901B2 JP 61194352 A JP61194352 A JP 61194352A JP 19435286 A JP19435286 A JP 19435286A JP H07105901 B2 JPH07105901 B2 JP H07105901B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- emitter
- black
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 本発明は、テレビジョン受像機等に用いられる黒レベル
補正装置に関するものである。The present invention relates to a black level correction device used in a television receiver or the like.
従来の技術 第3図に従来例を示す。導線1には正極性のビデオ信号
が加えられる。クランプ回路4では、ビデオ信号1のペ
デスタルレベルと可変抵抗器6により端子5に加えられ
る基準電圧とを比較し、その差電圧をコンデンサC1に充
電し、その出力電圧3により制御回路10を制御し、導線
1のビデオ信号のペデスタル電位と基準電圧を等しくす
る働きをする。導線2からはペデスタルを抜き取るため
のクランプパルスが加えられている。Conventional Technology FIG. 3 shows a conventional example. A positive video signal is applied to the lead wire 1. In the clamp circuit 4, the pedestal level of the video signal 1 is compared with the reference voltage applied to the terminal 5 by the variable resistor 6, the difference voltage is charged in the capacitor C1, and the output voltage 3 controls the control circuit 10. , And serves to equalize the pedestal potential of the video signal of the conductor 1 with the reference voltage. A clamp pulse for removing the pedestal is applied from the lead wire 2.
Q1はPNPトランジスタでありビデオ信号を反転増幅して
いる。出力はコレクターより取り出されて、エミッタフ
ォロワQ4を介して端子7に出る。抵抗R2とNPNトランジ
スタQ2に黒レベル補正のための回路である。トランジス
タQ2のエミッタ電位よりもトランジスタQ1のエミッタ電
位が低くなるとトランジスタQ1のエミッタ抵抗はR1とR2
の並列抵抗となり、エミッタ抵抗値が低下し増幅度があ
がり、黒付近の信号成分のみ伸張される。抵抗R7,R8に
よって電源電圧は抵抗分割されてトランジスタQ3のベー
ス電圧となる。Q1 is a PNP transistor that inverts and amplifies the video signal. The output is taken out from the collector and output to the terminal 7 through the emitter follower Q4. The resistor R2 and the NPN transistor Q2 are circuits for black level correction. When the emitter potential of the transistor Q1 becomes lower than that of the transistor Q2, the emitter resistance of the transistor Q1 becomes R1 and R2.
Parallel resistance, the emitter resistance value decreases, the amplification degree increases, and only the signal component near black is expanded. The power supply voltage is resistance-divided by the resistors R7 and R8 and becomes the base voltage of the transistor Q3.
導線1のビデオ信号の黒付近の信号が多いときは、黒補
正効果を無くすためにスイッチ1を設けて、黒補正回路
のON/OFFをおこなう。スイッチ1をONするとトランジス
タQ3のベース電圧,トランジスタQ2のベース電圧が下が
り、トランジスタQ2のエミッタ電圧は、トランジスタQ1
のエミッタに現れるビデオ信号の黒レベルよりも低くな
り、黒レベル補正の効果はなくなる。トランジスタQ3は
トランジスタQ2のVbeの電圧および温度特性を補償して
いる。When there are many black signals in the video signal of the lead wire 1, the switch 1 is provided to turn off the black correction circuit in order to eliminate the black correction effect. When the switch 1 is turned on, the base voltage of the transistor Q3 and the base voltage of the transistor Q2 drop, and the emitter voltage of the transistor Q2 becomes
Is lower than the black level of the video signal appearing at the emitter of, and the effect of black level correction is lost. The transistor Q3 compensates the Vbe voltage and temperature characteristics of the transistor Q2.
発明が解決しようとする問題点 ところが、このような従来例では、端子7の出力のペデ
スタルレベルを一定の電圧(例えば6V)にした時にCRT
(陰極線管)のカットオフ電圧となるようにする。端子
7での出力電圧の振幅を黒から白までつまり、0IREから
100IREまでを3VPPとし、トランジスタQ1での増幅度を
3倍として、50IRE以下の信号に対してのみ黒伸張する
とき、トランジスタQ1のエミッタ電位VEは(Vcc−2
V)、トランジスタQ1のエミッタでの振幅は1VPPである
から、その信号の50IREの点は、 VSTART=(Vcc−2V)+1/2V=VE+0.5V 従って黒レベル開始点(SW1がOFFの時のQ2のエミッタ電
圧)はVE+0.5Vになるように抵抗R7,R8の値を選んでい
る。第4図にその様子を示す。aの図で示されている。
aの破線で示した線は黒レベル補正回路が働き出力の50
IRE以下の信号に対して黒側の増幅度が上がっている。However, in such a conventional example, when the pedestal level of the output of the terminal 7 is set to a constant voltage (for example, 6V), the CRT is not solved.
Set to the cut-off voltage of (cathode ray tube). The amplitude of the output voltage at terminal 7 changes from black to white, that is, from 0IRE
When 100IRE is set to 3V PP , the amplification factor in the transistor Q 1 is tripled, and black expansion is performed only for a signal of 50IRE or less, the emitter potential V E of the transistor Q 1 becomes (V cc −2
V), the amplitude at the emitter of the transistor Q1 is 1V PP , so the point of 50IRE of that signal is V START = (V cc -2V) + 1 / 2V = V E + 0.5V Therefore, the black level start point (SW The values of the resistors R7 and R8 are selected so that the emitter voltage of Q2 when 1 is OFF) becomes V E + 0.5V. Figure 4 shows the situation. It is shown in the diagram of a.
The line indicated by the broken line a is the output of 50
The amplification on the black side has increased for signals below IRE.
しかし、この回路では、黒レベル開始点が端子7のペデ
スタル電位に対して固定されているために、端子7の電
圧が6Vの時は50IRE以下の信号に対して黒補正がかかる
が、端子7の電圧が6V以外のときには、黒補正の開始点
がずれてきて正確な黒補正がかからない。例えば、第4
図でbのように出力のペデスタルレベルを5.4Vにした場
合には、黒補正の開始点は30IREになってしまうという
問題点があった。However, in this circuit, since the black level start point is fixed with respect to the pedestal potential of the terminal 7, when the voltage of the terminal 7 is 6 V, black correction is applied to the signal of 50 IRE or less. When the voltage of is other than 6V, the starting point of black correction is shifted and accurate black correction cannot be performed. For example, the fourth
When the pedestal level of the output is set to 5.4 V as shown in b in the figure, there is a problem that the starting point of black correction becomes 30 IRE.
問題点を解決するための手段 本発明ではこの問題点を解決するために反転用トランジ
スタのエミッタのペデスタル電圧が第1の基準電圧より
1Vbe高い事を利用し、この基準電圧を用いてさらに第2
の基準電圧により50IREに相当する電圧を得、黒レベル
開始電圧を発生させている。このため第1の基準電圧が
変化しても黒補正の開始点は第2の基準電圧のみに依存
し、第1の基準電圧には依存しない為、たとえば50IRE
に保たれる。In order to solve this problem, in the present invention, the pedestal voltage of the emitter of the inversion transistor is higher than the first reference voltage.
By utilizing the fact that it is 1Vbe higher, it is possible to further
The voltage corresponding to 50IRE is obtained by the reference voltage of and the black level start voltage is generated. Therefore, even if the first reference voltage changes, the starting point of black correction depends only on the second reference voltage and not on the first reference voltage.
Kept in.
作用 このような構成とすることにより、出力のペデスタル電
圧を第1の基準電圧により変化させても、出力信号のペ
デスタルに対する黒補正の開始点が変化しないようにす
ることができ、そのために常に適正な黒補正効果が得ら
れる。Action With such a configuration, even if the output pedestal voltage is changed by the first reference voltage, it is possible to prevent the black correction start point for the pedestal of the output signal from changing, and for that reason, it is always appropriate. A good black correction effect can be obtained.
実施例 第1図に本発明の一実施例を示す。第3図と同じ部分に
は同じ番号を記している。可変抵抗器6により端子5に
加えられる第1の基準電圧はPNPトランジスタQ5のエミ
ッタフォロワのベースに加えられる。トランジスタQ5の
エミッタ電圧はクランプ回路の働きによりトランジスタ
Q1のエミッタに現れる信号のペデスタル電位に等しい。Embodiment FIG. 1 shows an embodiment of the present invention. The same parts as those in FIG. 3 are denoted by the same numbers. The first reference voltage applied to the terminal 5 by the variable resistor 6 is applied to the base of the emitter follower of the PNP transistor Q5. The emitter voltage of transistor Q5 is
Equal to the pedestal potential of the signal appearing at the emitter of Q1.
トランジスタQ1のエミッタでの信号の振幅を1Vppとし
て、黒補正開始電圧を信号の50IREの点とすると、第2
の基準電圧は0.5Vであればよい。第2の基準電圧として
0.5Vを得るためにダイオードD1のVbe(約0.7V)をR9,R1
0で抵抗分割している。この電圧を第2のPNPトランジス
タQ3のベースに加え、そのエミッタ電圧を第1のNPNト
ランジスタQ2のベースに加えている。トランジスタQ2の
エミッタ電圧はトランジスタQ1のエミッタのペデスタル
電圧よりも0.5V高い電圧に設定される為、第1図の基準
電圧によらず黒補正開始点を信号のペデスタルレベルに
対して定めることが出来る。第2図に示すように出力の
ペデスタルの異なるa,b2つの信号に対しても50IREの点
から黒補正を行うことが出来る。If the amplitude of the signal at the emitter of the transistor Q1 is 1 V pp and the black correction start voltage is the point of 50 IRE of the signal, the second
The reference voltage of 0.5 may be 0.5V. As the second reference voltage
Vbe of diode D1 (about 0.7V) is set to R9, R1 to obtain 0.5V.
It is divided by 0. This voltage is applied to the base of the second PNP transistor Q3 and its emitter voltage is applied to the base of the first NPN transistor Q2. Since the emitter voltage of the transistor Q2 is set to 0.5V higher than the pedestal voltage of the emitter of the transistor Q1, the black correction start point can be determined with respect to the pedestal level of the signal regardless of the reference voltage in FIG. . As shown in FIG. 2, black correction can be performed from the point of 50 IRE for a and b two signals having different output pedestals.
発明の効果 黒補正回路においては、信号の一定部分以下の黒信号に
対して黒伸張を行うことが望ましい。従来回路では、出
力のペデスタルレベルを第1の基準電圧を変化させて変
えることにより黒補正の開始電圧が変化し不具合を生じ
た。本発明の黒補正回路を用いれば、常に適正な黒補正
を行うことができる。Effect of the Invention In the black correction circuit, it is desirable to perform black expansion for a black signal that is equal to or less than a certain portion of the signal. In the conventional circuit, when the pedestal level of the output is changed by changing the first reference voltage, the black correction start voltage is changed and a problem occurs. By using the black correction circuit of the present invention, proper black correction can always be performed.
第1図は本発明の一実施例における黒レベル補正装置の
回路図、第2図は本発明の黒補正効果を説明するための
特性図、第3図は従来例の回路図、第4図は従来例の黒
補正効果を説明するための特性図である。 1……正極性ビデオ信号入力端子、4……クランプ回
路、5……第1の基準電圧、Q1……第1のPNPトランジ
スタ、Q2……第1のNPNトランジスタ、Q3……第2のPNP
トランジスタ、Q5……第3のNPNトランジスタ、D1,R9,R
10……第2の基準電圧、C1……クランプコンデンサ、10
……制御回路、SW1……黒補正NO/OFFスイッチ。FIG. 1 is a circuit diagram of a black level correction device according to an embodiment of the present invention, FIG. 2 is a characteristic diagram for explaining the black correction effect of the present invention, FIG. 3 is a circuit diagram of a conventional example, and FIG. FIG. 6 is a characteristic diagram for explaining a black correction effect of a conventional example. 1 ... Positive polarity video signal input terminal, 4 ... Clamp circuit, 5 ... First reference voltage, Q1 ... First PNP transistor, Q2 ... First NPN transistor, Q3 ... Second PNP
Transistor, Q5 ... third NPN transistor, D1, R9, R
10 …… Second reference voltage, C1 …… Clamp capacitor, 10
...... Control circuit, SW1 ...... Black correction NO / OFF switch.
Claims (1)
を持つ正極性のビデオ信号を発生させるためのペデスタ
ルクランプ装置を具備し、その出力を第1のpnpトラン
ジスタのベースに加え、そのエミッタより抵抗を介して
npnトランジスタのエミッタに接続し、前記第1の基準
電圧を第3のpnpトランジスタのベースに加え、そのエ
ミッタ電位より第2の基準電圧だけ高い電圧を第2のpn
pトランジスタのベースに加え、そのエミッタ電圧を前
記npnトランジスタのベースに加え、前記第1のpnpトラ
ンジスタのコレクターより負極性のビデオ出力の黒レベ
ル補正開始点が第1の基準電圧に依存しないビデオ出力
を取り出すようにしたことを特徴とする黒レベル補正装
置。1. A pedestal clamp device for producing a positive polarity video signal having a pedestal level equal to a first reference voltage, the output of which is applied to the base of a first pnp transistor, and a resistor from its emitter. Through
It is connected to the emitter of an npn transistor, the first reference voltage is applied to the base of a third pnp transistor, and a voltage higher than the emitter potential by a second reference voltage is applied to the second pnp transistor.
In addition to the base of the p-transistor, its emitter voltage is added to the base of the npn-transistor so that the black level correction start point of the video output of the negative polarity from the collector of the first pnp-transistor does not depend on the first reference voltage. A black level correction device characterized in that the black level is taken out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194352A JPH07105901B2 (en) | 1986-08-20 | 1986-08-20 | Black level correction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194352A JPH07105901B2 (en) | 1986-08-20 | 1986-08-20 | Black level correction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350268A JPS6350268A (en) | 1988-03-03 |
| JPH07105901B2 true JPH07105901B2 (en) | 1995-11-13 |
Family
ID=16323153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194352A Expired - Lifetime JPH07105901B2 (en) | 1986-08-20 | 1986-08-20 | Black level correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105901B2 (en) |
-
1986
- 1986-08-20 JP JP61194352A patent/JPH07105901B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350268A (en) | 1988-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3879576A (en) | Synchronizing signal separating circuit | |
| JPH07105901B2 (en) | Black level correction device | |
| JP2699610B2 (en) | Synchronous signal separation circuit | |
| JP2584368B2 (en) | Clamp circuit | |
| JP3290264B2 (en) | Gamma correction circuit | |
| JP2925243B2 (en) | Video signal switching circuit | |
| EP0153775B1 (en) | Circuit for signal processing in a picture display device | |
| JP2553676B2 (en) | Clamp circuit | |
| JP2604549B2 (en) | Clamp pulse generation circuit | |
| JPH0425753B2 (en) | ||
| JP2698266B2 (en) | Hold circuit | |
| JP3244346B2 (en) | Switch circuit | |
| JP2739953B2 (en) | Video signal clamp device | |
| JP2915620B2 (en) | Gamma correction circuit | |
| JPH023586B2 (en) | ||
| JP2979643B2 (en) | Vertical deflection circuit | |
| JPS6352515B2 (en) | ||
| JP2000101869A (en) | Clamp circuit | |
| JPH0326709Y2 (en) | ||
| JPH0294806A (en) | High level slice circuit | |
| JPH0783438B2 (en) | Video amplifier circuit | |
| JPS626390B2 (en) | ||
| JPS638673B2 (en) | ||
| JPS6040730B2 (en) | emitter follower circuit | |
| JPH0568154B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |