Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH07120744B2 - IC package - Google Patents
[go: Go Back, main page]

JPH07120744B2 - IC package - Google Patents

IC package

Info

Publication number
JPH07120744B2
JPH07120744B2 JP62189110A JP18911087A JPH07120744B2 JP H07120744 B2 JPH07120744 B2 JP H07120744B2 JP 62189110 A JP62189110 A JP 62189110A JP 18911087 A JP18911087 A JP 18911087A JP H07120744 B2 JPH07120744 B2 JP H07120744B2
Authority
JP
Japan
Prior art keywords
package
pellets
pellet
electrically connected
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62189110A
Other languages
Japanese (ja)
Other versions
JPS6431450A (en
Inventor
純 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62189110A priority Critical patent/JPH07120744B2/en
Publication of JPS6431450A publication Critical patent/JPS6431450A/en
Publication of JPH07120744B2 publication Critical patent/JPH07120744B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICパッケージに関し、特に複数のICペレット
を一パッケージ内に実装するICパッケージに関する。
TECHNICAL FIELD The present invention relates to an IC package, and more particularly to an IC package in which a plurality of IC pellets are mounted in one package.

〔従来の技術〕[Conventional technology]

近年、高速処理、大量のデータ処理がマイクロプロセッ
サにおいても要求されつつあり、これに伴ない、CPUの
並列処理が望まれている。またCPUが高機能化の一途を
たどり、チップサイズが非常に大きくなったにもかかわ
らず、更に高機能なメモリマネジメントコントローラ、
キャッシュコントローラ等のオンチップ化、周辺ICの取
り込みオンチップ複合化が望まれ、これに伴ない、ICデ
バイスにオンチップでセルフテスト機能を持たせなけれ
ばならないという苦境に有り、チップサイズの増大がウ
ェーハ欠陥問題、拡散歩留まりの問題を大きくしてい
る。更に今後の人工知能向けCPUの高速並列処理化も望
まれる。
In recent years, high-speed processing and large-volume data processing are being demanded in microprocessors, and along with this, parallel processing of CPUs is desired. Moreover, even though the CPU has become more sophisticated and the chip size has become extremely large, a memory management controller with higher functionality,
On-chip integration of cache controllers, etc., and on-chip integration of peripheral ICs are desired, and along with this, there is a problem that IC devices must have an on-chip self-test function, increasing the chip size. Wafer defect problems and diffusion yield problems are increasing. Furthermore, high-speed parallel processing of CPUs for artificial intelligence in the future is also desired.

しかし、1チップ上に全ての望まれる機能を入れるのは
非現実的であり、なおかつカスタマが望まない機能をも
盛り込む可能性すらある。が、1チップ上に高機能複合
化してゆく事は、各ICデバイス間の信号の外部配線遅延
の解消、システムボード基板上の専有面積の飛躍的縮少
等多大なメリットが有る。
However, it is unrealistic to put all the desired functions on one chip, and there is a possibility that even the customer does not want to include the desired functions. However, high-performance compounding on one chip has great advantages such as elimination of signal external wiring delay between IC devices and dramatic reduction of the occupied area on the system board substrate.

1チップ化の方向としてはスーパーインテグレーショ
ン、3次元IC化等が考えられるが、スーパーインテグレ
ーションでは前述のチップ面積が増大等の問題があり、
3次元ICでは下層部分の表面の平坦化技術等、大きな問
題がある。
Super integration, 3D IC, etc. can be considered as one chip direction, but there are problems such as the above-mentioned increase in chip area in super integration.
Three-dimensional ICs have major problems such as the flattening technology of the surface of the lower layer.

以上の問題を解決する手段として一パッケージ内に複数
のICペレットを実装する手段がある。
As a means for solving the above problems, there is a means for mounting a plurality of IC pellets in one package.

従来、複数チップを一パッケージ内へ実装するICパッケ
ージとしては、平面状にペレットを並べて各ペレットの
パッド同志をボンディングワイヤで電気的に接続して、
一パッケージ上に各ペレットを実装してゆくものや、複
数のハンダ・バンプ付きチップをAl配線されたシリコン
基板上にシリコンオンシリコン構造で実装し、該シリコ
ン基板を更にパッケージへ実装するものなどがあった。
Conventionally, as an IC package in which a plurality of chips are mounted in one package, pellets are arranged in a plane and the pads of each pellet are electrically connected by a bonding wire.
One that mounts each pellet on one package, one that mounts a plurality of chips with solder bumps on a silicon substrate with Al wiring with a silicon-on-silicon structure, and then mount the silicon substrate on the package. there were.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前述した従来のICパッケージでは、単純に各ペレットの
配置が平面的に並べられていた為に平面上での面積効率
が悪く、同一パッケージ内に複数ペレットを有するとい
う利点が充分に生かしきれていないという欠点がある。
In the above-mentioned conventional IC package, the pellets are simply arranged in a plane, so the area efficiency on the plane is poor, and the advantage of having multiple pellets in the same package cannot be fully utilized. There is a drawback that.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のICパッケージは中空部を有する箱状の外周部
と、前記外周部の内壁から垂直に各々任意の長さでひさ
し状に突出するように設けられた複数の接続端子構造体
とを有し、少なくとも前記接続端子構造体の前記内壁に
垂直な平面中央部分に窓状の穴が設けられ、複数のICペ
レットのそれぞれがパッド部を前記接続端子構造体に設
けられた端子部に電気的に接続して実装されることを特
徴とする。
The IC package of the present invention has a box-shaped outer peripheral portion having a hollow portion, and a plurality of connection terminal structures provided so as to vertically project from the inner wall of the outer peripheral portion in an eaves shape at arbitrary lengths. A window-shaped hole is provided at least in the central portion of the plane perpendicular to the inner wall of the connection terminal structure, and each of the plurality of IC pellets has a pad portion electrically connected to the terminal portion provided in the connection terminal structure. It is characterized by being connected to and implemented.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は、本発明の一実施例の斜視図であり、かつ構造
が目視し易いようにパッケージ4の外周側面の一部を切
り取ってある。切り取った切断面は、第1図〜第3図に
於て、斜線で示してある。パッケージ4は、セラミック
材を使用し、ペレット3は、パッケージ4の内壁に突き
出るように設けられた平板状の突出部8の上に置かれ
る。
FIG. 1 is a perspective view of an embodiment of the present invention, and a part of the outer peripheral side surface of the package 4 is cut out so that the structure can be easily seen. The cut surface which is cut out is shown by diagonal lines in FIGS. 1 to 3. The package 4 is made of a ceramic material, and the pellet 3 is placed on a flat plate-shaped protrusion 8 provided so as to protrude from the inner wall of the package 4.

第2図は、第1図のパッケージ4とペレット3の電気的
な接続を説明する為の図であり、パッケージ4にはプリ
ント配線2が施されている。まずペレット3上のパッド
7上にバンプ6を付け、パッケージ4の段上のプリント
配線2とバンプ6が電気的に接続できるように第2図に
示す状態からペレット3の表裏を逆にして、ペレット3
をパッケージ4の段上に配置する。
FIG. 2 is a view for explaining the electrical connection between the package 4 and the pellet 3 of FIG. 1, and the package 4 is provided with the printed wiring 2. First, bumps 6 are attached to the pads 7 on the pellets 3, and the front and back of the pellets 3 are reversed from the state shown in FIG. 2 so that the printed wirings 2 on the steps of the package 4 and the bumps 6 can be electrically connected. Pellet 3
Are arranged on the stage of the package 4.

第1図に示すように複数のペレット3を実装するには、
ペレット3をパッケージ4配置した後、ペレット3のパ
ッド7に付いているバンプ6と、パッケージ4の突出部
8上のプリント配線2とをペーパー・フェーズ・ソルダ
リング(Vapour phase Soldering)法によって電気的に
接続する。バンプ6と接続されたプリント配線2の部分
がICパッケージ4のインナーパッドとなる。
To mount a plurality of pellets 3 as shown in FIG. 1,
After arranging the pellets 3 in the package 4, the bumps 6 attached to the pads 7 of the pellets 3 and the printed wirings 2 on the projecting portions 8 of the package 4 are electrically processed by the paper phase soldering method. Connect to. The portion of the printed wiring 2 connected to the bump 6 becomes the inner pad of the IC package 4.

ところで、別の方法として図示しないが、現在使用され
ているガラス封止セラミックパッケージのようにパッケ
ージ内部のリード部をプリント配線ではなく、リード線
を用いれば、パッケージ4の段部よりリード線を突き出
して中空に浮かせて、その上にバンプ付ペレットをの
せ、ペレット裏面を垂直に下方へ押さえつけるような治
具を使用し、更にリード線下方より、ペレット面へ、垂
直上方に押さえるような治具を用い、リード線と、パッ
ドに付いているバンプとが接する部分をリード線下方よ
り垂直上方へ熱を加えつつ圧力を加えてバンプを加えて
バンプを溶かしつつリード線と圧着して電気的に接続す
る方法も考えられる。
By the way, although not shown as another method, if the lead portion inside the package is not printed wiring like the currently used glass-sealed ceramic package but the lead wire is used, the lead wire is protruded from the step portion of the package 4. Use a jig that holds the pellets with bumps on top of them and presses the bottom surface of the pellet vertically downward, and a jig that presses the lead wire downward from the bottom to the pellet surface vertically upward. Using the part where the lead wire and the bump on the pad contact each other, heat is applied vertically downward from the lead wire while applying pressure to add the bump to melt the bump and crimp it to the lead wire for electrical connection. A method of doing it is also possible.

第1図のパッケージ4において、各ペレット3と電気的
に接続されたプリント配線2をパッケージの側面1まで
取り出し、またはパッケージ4の内部においてプリント
配線2同志を適当に接続して各ペレット3間における各
々のパッドを電気的接続、つまりパッケージ上で配線を
済ますことが可能である。各ペレット3に共通または、
単一にパッケージ4の外部へ取り出さなければならない
信号線及び電源、GND端のみをパッケージ4の底面に設
けたICピン5へ接続する。
In the package 4 of FIG. 1, the printed wiring 2 electrically connected to each pellet 3 is taken out to the side surface 1 of the package, or the printed wirings 2 are appropriately connected to each other inside the package 4 so that the pellets 3 are electrically connected to each other. Each pad can be electrically connected, that is, routed on the package. Common to each pellet 3 or
Connect only the signal line, power supply, and GND that must be taken out of the package 4 to the IC pin 5 provided on the bottom of the package 4.

第3図は、本発明の他の実施例の斜視図である。本実施
例は、パッケージ4′の横方向にペレット3を積層して
ゆく構造である。ペレット3のパッケージ4への実装
は、第1図に示す実施例と同様に行なうことができる。
FIG. 3 is a perspective view of another embodiment of the present invention. This embodiment has a structure in which the pellets 3 are stacked in the lateral direction of the package 4 '. The pellet 3 can be mounted on the package 4 in the same manner as in the embodiment shown in FIG.

第1図および第3図において、パッケージ4の中に突き
出された突出部8は、内部に積載されるペレットのサイ
ズに応じて、その突き出す部分の大きさを変えるように
することができる。
In FIGS. 1 and 3, the protruding portion 8 protruding into the package 4 can be changed in size according to the size of pellets loaded inside.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、複数のICペレットを、積
層構造で同一ICパッケージ内に配置し、ICペレットのパ
ッドと該ICパッケージのインナーパッドとを各々、電気
的接続することにより、マイクロプロセッサ等の高機能
化に対処することができる。
As described above, according to the present invention, a plurality of IC pellets are arranged in the same IC package in a laminated structure, and the pads of the IC pellets and the inner pads of the IC package are electrically connected to each other, thereby the microprocessor. It is possible to deal with higher functionality such as.

すなわち、本発明は、チップサイズの増大を回避でき、
さらにカスタマの要求に応じて、ICパッケージ内部のIC
ペレットを自由に選択、構成でき、システムボード基板
上の専有面積も少なくすることができる。
That is, the present invention can avoid an increase in chip size,
In addition, the IC inside the IC package can be
The pellets can be freely selected and configured, and the occupied area on the system board substrate can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の斜視図、第2図は第1図に
示すペレット3とパッケージ4のプリント配線2の電気
的な接続を説明する為の部分分解斜視図、第3図は本発
明の他の実施例の斜視図である。 1……ICパッケージ側面、2……プリント配線(インナ
ーパッド)、3……ICペレット、4,4′……ICパッケー
ジ、5……ICピン、6……バンプ、7……パッド、8…
…突出部8。
1 is a perspective view of an embodiment of the present invention, and FIG. 2 is a partially exploded perspective view for explaining the electrical connection between the pellet 3 and the printed wiring 2 of the package 4 shown in FIG. 1, FIG. FIG. 6 is a perspective view of another embodiment of the present invention. 1 ... IC package side, 2 ... Printed wiring (inner pad), 3 ... IC pellet, 4,4 '... IC package, 5 ... IC pin, 6 ... Bump, 7 ... Pad, 8 ...
... protrusion 8.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】中空部を有する箱状の外周部と、前記外周
部の内壁から垂直に各々任意の長さで突出するように設
けられた平板状の突出部よりなる複数の接続端子構造体
とを有し、少なくとも前記接続端子構造体の前記内壁に
垂直な平面中央部分に窓状の穴が設けられ、複数のICペ
レットのそれぞれがパッド部を前記接続端子構造体に設
けられた端子部に電気的に接続して実装されることを特
徴とするICパッケージ。
1. A plurality of connecting terminal structures comprising a box-shaped outer peripheral portion having a hollow portion and a flat plate-shaped protruding portion provided so as to vertically project from an inner wall of the outer peripheral portion by an arbitrary length. And at least a window-shaped hole is provided in a plane central portion perpendicular to the inner wall of the connection terminal structure, and each of a plurality of IC pellets has a pad portion provided on the connection terminal structure. An IC package characterized by being electrically connected to and mounted on.
JP62189110A 1987-07-28 1987-07-28 IC package Expired - Lifetime JPH07120744B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62189110A JPH07120744B2 (en) 1987-07-28 1987-07-28 IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62189110A JPH07120744B2 (en) 1987-07-28 1987-07-28 IC package

Publications (2)

Publication Number Publication Date
JPS6431450A JPS6431450A (en) 1989-02-01
JPH07120744B2 true JPH07120744B2 (en) 1995-12-20

Family

ID=16235540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62189110A Expired - Lifetime JPH07120744B2 (en) 1987-07-28 1987-07-28 IC package

Country Status (1)

Country Link
JP (1) JPH07120744B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586354U (en) * 1978-12-11 1980-06-14
JPS62119952A (en) * 1985-11-19 1987-06-01 Nec Corp Integrated circuit device

Also Published As

Publication number Publication date
JPS6431450A (en) 1989-02-01

Similar Documents

Publication Publication Date Title
US6487078B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
KR101075360B1 (en) Integrated circuit package having stacked integrated circuits and method therefor
US6229216B1 (en) Silicon interposer and multi-chip-module (MCM) with through substrate vias
EP1111676A2 (en) Unit interconnection substrate for electronic parts
US6294838B1 (en) Multi-chip stacked package
EP1327265A2 (en) Electronic module having canopy-type carriers
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
JP2001156251A (en) Semiconductor device
US6392896B1 (en) Semiconductor package containing multiple memory units
JPH01235264A (en) Semiconductor integrated circuit device
JP2771104B2 (en) Lead frame for semiconductor device
JP2003078109A (en) Stacked memory device
JP3625714B2 (en) Semiconductor device
JPH07120744B2 (en) IC package
JPH0567070B2 (en)
JPH10200062A (en) Semiconductor device
JPH11289047A (en) Multi-chip module and manufacturing method thereof
JP3904296B2 (en) Memory system
JP3735986B2 (en) Multichip module and manufacturing method thereof
JPH10284681A (en) Memory module
JP2004228259A (en) Semiconductor device and electronic device using the same
JP4819398B2 (en) Electronic module
JPH06350025A (en) Semiconductor device
JPH05259374A (en) High-density mounting wiring board and high-density mounting method thereof