Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH071471B2 - Constant current circuit - Google Patents
[go: Go Back, main page]

JPH071471B2 - Constant current circuit - Google Patents

Constant current circuit

Info

Publication number
JPH071471B2
JPH071471B2 JP63243183A JP24318388A JPH071471B2 JP H071471 B2 JPH071471 B2 JP H071471B2 JP 63243183 A JP63243183 A JP 63243183A JP 24318388 A JP24318388 A JP 24318388A JP H071471 B2 JPH071471 B2 JP H071471B2
Authority
JP
Japan
Prior art keywords
transistor
current
base
collector
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63243183A
Other languages
Japanese (ja)
Other versions
JPH0290214A (en
Inventor
敏英 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63243183A priority Critical patent/JPH071471B2/en
Publication of JPH0290214A publication Critical patent/JPH0290214A/en
Publication of JPH071471B2 publication Critical patent/JPH071471B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明はいわゆるバンドギャップタイプの定電流回路に
関する。
The present invention relates to a so-called bandgap type constant current circuit.

<従来の技術> 定電流源として従来から使用されている回路の1つに、
第3図に示す回路がある。この回路においては、トラン
ジスタQ16に流れる電流値に等しい定電流の供給源とし
て動作するトランジスタQ14、15を介して、トランジス
タQ12、11のコレクターに電流を流しているので、双方
のトランジスタQ12、11には同じ値のコレクター電流が
流れる。しかしトランジスタQ12のエミッターの大きさ
はトランジスタQ11のエミッターより大きく形成されて
いて、トランジスタQ12のエミッターの大きさのQ11のそ
れに対する比率をM(M>1)とすると、トランジスタ
Q12のベースエミッター間の電圧とQ11のそれとの間には (KT/q)×ln M によって示される電圧の差異が発生する(Kはボルツマ
ン定数、Tは絶対温度、q電子の電荷を示す)。
<Prior Art> One of the circuits conventionally used as a constant current source is
There is a circuit shown in FIG. In this circuit, current is passed through the collectors of the transistors Q12, 11 via the transistors Q14, 15 that operate as a constant current source equal to the current value flowing in the transistor Q16, so that both transistors Q12, 11 Have the same collector current. However, the size of the emitter of the transistor Q12 is formed larger than that of the transistor Q11, and if the ratio of the size of the emitter of the transistor Q12 to that of Q11 is M (M> 1), the transistor Q12
The difference between the voltage between the base-emitter of Q12 and that of Q11 is (KT / q) × ln M (K is the Boltzmann constant, T is the absolute temperature, q is the electron charge). .

その結果、トランジスタQ14、Q15のコレクター電流をI1
1とし、抵抗R1の値をr11とすると (KT/q)×ln M=I11×r11 なる関係が成立するように、トランジスタQ13のコレク
ターに流れる電流の制御が行われる。そのため、トラン
ジスタQ17は、そのコレクター出力が、上記関係を満足
する電流値I11の出力を行う定電流源となるように動作
する。
As a result, the collector currents of the transistors Q14 and Q15 are
If the value of the resistor R1 is 1 and the value of the resistor R1 is r11, the current flowing through the collector of the transistor Q13 is controlled so that the relationship of (KT / q) × ln M = I11 × r11 is established. Therefore, the transistor Q17 operates so that its collector output serves as a constant current source that outputs a current value I11 that satisfies the above relationship.

<発明が解決しようとする課題> 上記回路の出力となる定電流の値は、K、T、qが定数
であるため、トランジスタQ11、12のエミッターの大き
さの比率Mと抵抗R11の値r11によって一義的に決まるの
であるが、抵抗R11に流れる電流を詳細に検討すると、
その値は、トランジスタQ14に流れる電流からトランジ
スタQ11のベースに流れる電流を減じた値となる。
<Problems to be Solved by the Invention> Since the constant current values that are the outputs of the above circuits are constants K, T, and q, the ratio M of the sizes of the emitters of the transistors Q11 and Q12 and the value r11 of the resistor R11. It is uniquely determined by, but if you examine the current flowing through the resistor R11 in detail,
The value is a value obtained by subtracting the current flowing through the base of the transistor Q11 from the current flowing through the transistor Q14.

つまりトランジスタQ17の出力電流の値(この値はトラ
ンジスタQ14に流れる電流値I11に等しい)は、KT/qをA
で示すと A×ln M=(I11−IB11)×r11 の関係を満足する値となる(IB11はトランジスタQ11に
流れるベース電流を示す)。この式を式とする。
That is, the value of the output current of the transistor Q17 (this value is equal to the current value I11 flowing in the transistor Q14) is KT / q
Is a value that satisfies the relationship of A × ln M = (I11−IB11) × r11 (IB11 represents the base current flowing in the transistor Q11). Let this formula be a formula.

一方ベース電流IB11の値は、トランジスタQ11の電流増
幅率をhfe9で示すと I11/hfe9 ・・・ として示される(トランジスタQ14のコレクター電流とQ
15のコレクター電流は等しい)。
On the other hand, the value of the base current IB11 is shown as I11 / hfe9 ... When the current amplification factor of the transistor Q11 is hfe9 (collector current and Q of the transistor Q14).
15 collector currents are equal).

上記の式に式を代入すると式は A×ln M=I11(1-1/hfe9)×r11 として示される。つまり I11=、A×ln M/((1-1/hfe9)×r11) となる(上記式を式とする)。Substituting the equation into the above equation, the equation is shown as A × ln M = I11 (1-1 / hfe9) × r11. That is, I11 =, A × ln M / ((1-1 / hfe9) × r11) (the above formula is used as a formula).

一方、ICの製造時においては、2つのトランジスタのエ
ミッターの大きさの比率および抵抗値の制御は極めて正
確に行うことが可能になっているが、電流増幅率の制御
は不充分にしか行うことができない。そのため、トラン
ジスタQ11の電流増幅率hfe9の値が、例えば100から200
の範囲にばらついたときには、トランジスタQ17の出力
電流値が式によって定まるため、その値がパーセント
に近いオーダーでばらつくという問題点があった。
On the other hand, at the time of manufacturing the IC, it is possible to control the ratio of the sizes of the emitters of the two transistors and the resistance value extremely accurately, but the control of the current amplification factor should be performed insufficiently. I can't. Therefore, the value of the current amplification factor hfe9 of the transistor Q11 is, for example, 100 to 200.
When the output current value of the transistor Q17 varies depending on the formula, the value of the output current value of the transistor Q17 varies in the order close to percent, which is a problem.

本発明は上記課題を解決するため創案されたものであ
り、その目的は、トランジスタの電流増幅率のばらつき
の出力電流の値に対する影響を減少させることのできる
定電流回路を提供することにある。
The present invention was created to solve the above problems, and an object thereof is to provide a constant current circuit that can reduce the influence of variations in the current amplification factor of transistors on the value of the output current.

<課題を解決するための手段> 本発明に係る定電流回路は、エミッタ接地されたNPN型
の第1のトランジスタと、エミッタの大きさが第1のト
ランジスタのn倍であり、コレクタがベース及び第1の
トランジスタのベースに接続される一方、エミッタが基
準抵抗を介して接地されたNPN型の第2のトランジスタ
とからなる第1のカレントミラーと、 エミッタが抵抗を介して接地されており、ベースが第1
のトランジスタのコレクタに接続されたNPN型の第5の
トランジスタと、 第5のトランジスタのコレクタ電流と等しい電流を生成
するとともに第1、第2のトランジスタのコレクタ及び
負荷に各々供給する回路であって、ベースがコレクタ及
び第5のトランジスタのコレクタに接続されたPNP型の
第6のトランジスタと、ベースが第6のトランジスタの
ベースに接続される一方、コレクタが第1のトランジス
タのコレクタに接続されたPNP型の第7のトランジスタ
と、ベースが第6のトランジスタのベースに接続される
一方、コレクタが第2のトランジスタのコレクタに接続
されたPNP型の第8のトランジスタと、ベースが第6の
トランジスタのベースに接続される一方、コレクタが前
記負荷に接続されたPNP型の第9のトランジスタとから
なる第2のカレントミラーと、 から構成された定電流回路を前提としており、 第1のカレントミラーにおける第2のトランジスタのコ
レクタをベース及び第1のトランジスタのベースに接続
する代わりに、 エミッタが第1、第2のトランジスタのベースに接続さ
れる一方、コレクタがベース及び第2、第8のトランジ
スタのコレクタに接続されるNPN型の第4のトランジス
タと、エミッタが第1、第2のトランジスタのベースに
接続され、ベースが第4のトランジスタのベースに接続
され、コレクタがプラス電源側に接続されたNPN型の第
3のトランジスタとからなる第3のカレントミラーを設
けたことを特徴としている。
<Means for Solving the Problems> A constant current circuit according to the present invention includes an NPN type first transistor whose emitter is grounded, an emitter size n times that of the first transistor, and a collector and a base. A first current mirror consisting of an NPN type second transistor whose emitter is grounded via a reference resistor while being connected to the base of the first transistor, and an emitter which is grounded via a resistor, First base
And a circuit for generating a current equal to the collector current of the fifth transistor and supplying it to the collectors and loads of the first and second transistors, respectively. , A base is connected to the collector and the collector of the fifth transistor, and a PNP-type sixth transistor is connected to the base of the sixth transistor, and a collector is connected to the collector of the first transistor A PNP-type seventh transistor, a base of which is connected to the base of a sixth transistor, and a collector of which is connected to a collector of the second transistor, and a PNP-type eighth transistor whose base is sixth transistor A second PNP-type transistor which is connected to the base of the It is assumed that the constant current circuit is composed of a current mirror and, and instead of connecting the collector of the second transistor in the first current mirror to the base and the base of the first transistor, the emitter has first and second emitters. The NPN type fourth transistor whose collector is connected to the base and the collectors of the second and eighth transistors, and the emitter is connected to the bases of the first and second transistors. , And a third current mirror having a base connected to the base of the fourth transistor and a collector connected to the positive power source side and an NPN-type third transistor.

<作用> 第3、第4のトランジスタとで第3のカレントミラーが
構成されているので、第3、第4のトランジスタの各エ
ミッタ電流は互いに等しくなる。このエミッタ電流の総
和が第1、第2のトランジスタの各ベース電流となり、
これらのベース電流により第1のカレントミラーが動作
する。
<Operation> Since the third current mirror is composed of the third and fourth transistors, the emitter currents of the third and fourth transistors are equal to each other. The sum of this emitter current becomes each base current of the first and second transistors,
These base currents operate the first current mirror.

その結果、第1、第2のトランジスタの電流増幅率のば
らつきに関係なく、第2のトランジスタのエミッタ電
流、言い換えると、基準抵抗に流れる電流と第1のトラ
ンジスタのコレクタ電流とが略等しくなる。
As a result, the emitter current of the second transistor, in other words, the current flowing through the reference resistor and the collector current of the first transistor become substantially equal to each other, regardless of the variations in the current amplification factors of the first and second transistors.

<実施例> 第1図は本発明の一実施例の電気的構成を示す回路図で
ある。
<Embodiment> FIG. 1 is a circuit diagram showing an electrical configuration of an embodiment of the present invention.

エミッタ接地された第1のトランジスタQ1と、エミッタ
が抵抗R1(基準抵抗)を介して接地された第2のトラン
ジスタQ2とでカレントミラー(第1のカレントミラーに
相当する)が構成されている。
A current mirror (corresponding to a first current mirror) is configured by a first transistor Q1 whose emitter is grounded and a second transistor Q2 whose emitter is grounded via a resistor R1 (reference resistor).

このカレントミラーの出力側には、抵抗R2を介してエミ
ッタ接地された第5のトランジスタQ5が接続されてい
る。
A fifth transistor Q5 whose emitter is grounded is connected to the output side of this current mirror via a resistor R2.

一方、トランジスタQ23(第6のトランジスタ)、Q21
(第7のトランジスタ)、Q22(第8のトランジス
タ)、Q24(第9のトランジスタ)とでカレントミラー
(第2のカレントミラーに相当する)が構成されてい
る。このカレントミラーは、第5のトランジスタQ5のコ
レクタ電流と等しい電流を生成し、第1、第2のトラン
ジスタQ1、Q2のコレクタ及び図外の負荷(トランジスタ
のQ24のコレクタ側に接続されている)に各々供給する
ようになっている。
On the other hand, transistors Q23 (sixth transistor), Q21
A current mirror (corresponding to a second current mirror) is constituted by (seventh transistor), Q22 (eighth transistor), and Q24 (ninth transistor). This current mirror generates a current equal to the collector current of the fifth transistor Q5, and the collectors of the first and second transistors Q1 and Q2 and a load not shown (connected to the collector side of the transistor Q24). To supply each.

また第3のトランジスタQ3と第4のトランジスタQ4とで
カレントミラー(第3のカレントミラーに相当する)が
構成されている。本願発明はこのカレントミラーを設け
た点に大きな特徴がある。以下、更に詳しく説明する。
The third transistor Q3 and the fourth transistor Q4 form a current mirror (corresponding to a third current mirror). The present invention is characterized in that the current mirror is provided. The details will be described below.

図において、同一構成の4つのPNPトランジスタQ21〜Q2
4は、それぞれのエミッターが互いに接続されると共に
プラス電源Pに接続されており、それそれのベースは、
同様に互いに接続されると共に、トランジスタQ23のコ
レクターに接続されている。そしてトランジスタQ23の
コレクターは、そのエミッターが抵抗R2を介して接地さ
れた第5のトランジスタQ5のコレクターに接続されてい
る。
In the figure, four PNP transistors Q21 to Q2 having the same configuration are shown.
4 has its emitters connected to each other and to the positive power supply P, whose base is
Similarly, they are connected to each other and also to the collector of the transistor Q23. The collector of the transistor Q23 is connected to the collector of the fifth transistor Q5 whose emitter is grounded via the resistor R2.

トランジスタQ21のコレクターは、そのエミッターが接
地された第1のトランジスタQ1のコレクターと、第5の
トランジスタQ5のベースに導かれている。
The collector of the transistor Q21 is led to the collector of the first transistor Q1 whose emitter is grounded and the base of the fifth transistor Q5.

トランジスタQ22のコレクターは、抵抗R1を介してその
エミッターが接地された第2のトランジスタQ2のコレク
ターと、第4のトランジスタQ4のコレクターとに接続さ
れている。そして第4のトランジスタQ4のベースはそれ
自身のコレクターに接続されると共に、第3のトランジ
スタQ3のベースに接続されており、第3および第4のト
ランジスタQ3、Q4のエミッターは、共に第1および第2
のトランジスタQ1、Q2のベースに導かれている。そのた
め第1のトランジスタQ1と第2のトランジスタQ2とは、
そのベースが互いに接続された構成となっている。また
第3のトランジスタQ3のコレクターはプラス電源Pに接
続されている。
The collector of the transistor Q22 is connected via a resistor R1 to the collector of the second transistor Q2 whose emitter is grounded and the collector of the fourth transistor Q4. The base of the fourth transistor Q4 is connected to its own collector and to the base of the third transistor Q3, and the emitters of the third and fourth transistors Q3 and Q4 are both the first and the second. Second
Are led to the bases of transistors Q1 and Q2. Therefore, the first transistor Q1 and the second transistor Q2 are
The bases are connected to each other. The collector of the third transistor Q3 is connected to the positive power source P.

そして第1のトランジスタQ1と第2のトランジスタQ2の
構成については、第2のトランジスタQ2が、第1のトラ
ンジスタQ1と同一規模のエミッターの大きさを有するト
ランジスタを10個並列に接続した構成となっているの
で、第2のトランジスタQ2のエミッターの大きさは、第
1のトランジスタQ1のエミッターの10倍の大きさとなっ
ている。
Regarding the configuration of the first transistor Q1 and the second transistor Q2, the second transistor Q2 has a configuration in which ten transistors having the same size as the emitter size of the first transistor Q1 are connected in parallel. Therefore, the size of the emitter of the second transistor Q2 is 10 times the size of the emitter of the first transistor Q1.

また第1から第5の5つのトランジスタQ1〜Q5には、同
図に示すように、NPNトランジスタが用いられている。
Further, as shown in the figure, NPN transistors are used for the first to fifth five transistors Q1 to Q5.

以上の構成からなる本発明の一実施例の動作について以
下に説明する。
The operation of one embodiment of the present invention having the above configuration will be described below.

第2図は、主要部に流れる電流を示す説明図である。以
下においては必要に応じて第2図を参照しつつ説明を進
める。
FIG. 2 is an explanatory diagram showing a current flowing through a main part. In the following, the description will proceed with reference to FIG. 2 as necessary.

トランジスタQ21、Q22は、トランジスタQ23に対するカ
レントミラーとして動作することから、それぞれのコレ
クターより流れ出す電流I1、I2の値は同一である。
Since the transistors Q21 and Q22 operate as a current mirror for the transistor Q23, the currents I1 and I2 flowing out from the respective collectors have the same value.

またトランジスタQ22からの電流I2は、第2のトランジ
スタQ2のコレクターに流れる電流I14と、第4のトラン
ジスタQ4のコレクターに流れる電流I16と、第3および
第4のトランジスタQ3、Q4のベースに流れる電流I13と
の和にその値が等しい。
The current I2 from the transistor Q22 is the current I14 flowing through the collector of the second transistor Q2, the current I16 flowing through the collector of the fourth transistor Q4, and the current flowing through the bases of the third and fourth transistors Q3 and Q4. Its value is equal to the sum of I13.

一方、第3のトランジスタQ3と第4のトランジスタQ4と
はカレントミラーを構成するることから I11=I16 となる。また第3のトランジスタQ3と第4のトランジス
タQ4との電流増幅率の差異を無視すると、それぞれのエ
ミッターが互いに接続されると共に、第1、第2のトラ
ンジスタQ1、Q2のベースに接続されていることから、そ
れぞれのエミッターに流れる電流I18、I19は I18=I19 となる。また第3のトランジスタQ3のエミッター電流I1
9は I19=I11+I17 であり、第4のトランジスタQ4のエミッターに流れる電
流I18は I18=I16+I13−I17 となる。
On the other hand, since the third transistor Q3 and the fourth transistor Q4 form a current mirror, I11 = I16. Also, ignoring the difference in current amplification factor between the third transistor Q3 and the fourth transistor Q4, their respective emitters are connected to each other and to the bases of the first and second transistors Q1 and Q2. Therefore, the currents I18 and I19 flowing in each emitter are I18 = I19. Also, the emitter current I1 of the third transistor Q3
9 is I19 = I11 + I17, and the current I18 flowing through the emitter of the fourth transistor Q4 is I18 = I16 + I13−I17.

第1のトランジスタQ1の電流増幅率をhfe1とすると hfe1×I19=I21 となる。また第3のトランジスタQ3の電流増幅率をhfe3
とすると I17×hfe3=I19 となる。つまり第3のトランジスタQ3のベースに流れる
電流I17は I17=I21/(hef1×hfe3) となる。そのため第2のトランジスタQ2のエミッターに
流れる電流I15は I15 =I2−I17 =I2−I21/(hef1×hfe3) となる。
If the current amplification factor of the first transistor Q1 is hfe1, then hfe1 × I19 = I21. In addition, the current amplification factor of the third transistor Q3 is set to hfe3
Then I17 × hfe3 = I19. That is, the current I17 flowing through the base of the third transistor Q3 is I17 = I21 / (hef1 × hfe3). Therefore, the current I15 flowing through the emitter of the second transistor Q2 becomes I15 = I2-I17 = I2-I21 / (hef1 * hfe3).

一方、第1のトランジスタQ1のエミッターに流れる電流
I22は I22=I1−I20+I19 となるが I1=15が常に成立するため、第1のトランジスタQ1と第
5のトランジスタQ5の電流増幅率の差異を無視すると I19=I20 となる。そのため I22=I1 となる。
On the other hand, the current flowing through the emitter of the first transistor Q1
I22 is I22 = I1−I20 + I19, but I1 = 15 is always established, so I19 = I20 is obtained, ignoring the difference in current amplification factor between the first transistor Q1 and the fifth transistor Q5. Therefore, I22 = I1.

以上説明した値の電流が第2のトランジスタQ2のエミッ
ターと第1のトランジスタQ1のエミッターとに流れる。
A current having the above-described value flows through the emitter of the second transistor Q2 and the emitter of the first transistor Q1.

一方、トランジスタの物理的性質から、コレクターに流
れる電流をIC、逆方向飽和コレクター電流をIO、ボルツ
マン定数をK、絶対温度をT、電荷の値をqとし、ベー
スとエミッターとの間に発生する電圧をVBEとすると VBE=(K+T/q)×ln(IC/IO) なる関係が成立する。
On the other hand, due to the physical properties of the transistor, the current flowing through the collector is IC, the reverse saturation collector current is IO, the Boltzmann constant is K, the absolute temperature is T, and the value of the charge is q, which occurs between the base and the emitter. When the voltage is VBE, the relationship of VBE = (K + T / q) × ln (IC / IO) is established.

そのため、第1のトランジスタQ1のベースエミッター間
に発生する電圧と、第1のトランジスタQ1のエミッター
に比して10倍の大きさに形成されたエミッターを有する
第2のトランジスタQ2のベースエミッター間に発生する
電圧とには (K×T/q)×ln10 なる差異が生じる。
Therefore, between the voltage generated between the base-emitter of the first transistor Q1 and the base-emitter of the second transistor Q2 having the emitter formed 10 times as large as the emitter of the first transistor Q1. A difference of (K × T / q) × ln10 occurs with the generated voltage.

この差異の電圧が、抵抗R1の両端に発生する電圧に等し
くなるように第2のトランジスタQ2に流れる電流が変化
するが、第1のトランジスタQ1と第2のトランジスタQ2
とには、トランジスタQ21、Q22により等しい電流が流れ
る構成となっているため、第2のトランジスタQ2に流れ
る電流の変化は第1のトランジスタQ1に流れる電流を変
化させ、第5のトランジスタQ5のベースに流れる電流に
変化を生じさせる。
The current flowing through the second transistor Q2 changes so that the voltage of this difference becomes equal to the voltage generated across the resistor R1, but the first transistor Q1 and the second transistor Q2
Since the transistors Q21 and Q22 are configured so that the same current flows, the change in the current flowing in the second transistor Q2 changes the current flowing in the first transistor Q1 and the base of the fifth transistor Q5. Change the current flowing through.

その結果、第5のトランジスタQ5に流れるコレクター電
流が変化して、第1、第2、第5のトランジスタQ1、Q
2、Q5に流れる電流が等しくなったところでバランスす
る。
As a result, the collector current flowing through the fifth transistor Q5 changes, and the first, second, and fifth transistors Q1, Q
2. Balance when the currents flowing in Q5 become equal.

つまりトランジスタQ21、Q22に流れる電流の値は、抵抗
R1の両端に発生する電圧によって決定される構成となっ
ている。そのため、トランジスタQ21、Q22と同様のカレ
ントミラーの動作を行うトランジスタQ24の出力の電流
値も、抵抗R1の両端の電圧により決定される。
In other words, the value of the current flowing in the transistors Q21 and Q22 is
The configuration is determined by the voltage generated across R1. Therefore, the current value of the output of the transistor Q24, which performs the same current mirror operation as the transistors Q21 and Q22, is also determined by the voltage across the resistor R1.

上記のように、定電流源となるトランジスタQ24の出力
電流値を決定する抵抗R1に流れる電流について検討する
と、その電流I15は I2−I21/(hfe1×hfe3) となっていて I21/(hfe1×hfe3) によっで示される電流値は極めて微小な電流となってお
り、電流増幅率hfe1とhfe3のそれぞれが、値100から値2
00の間にばらついたとき、抵抗R1に流れる電流の変化量
は、I2とI21とがほぼ等しい値となっているため I2×(1−1/10000) の値から I2×(1−1/40000) の範囲にあり、そのばらつきは0.1%以下となってい
る。
As described above, considering the current flowing through the resistor R1 that determines the output current value of the transistor Q24 that serves as the constant current source, the current I15 is I2-I21 / (hfe1 × hfe3) and I21 / (hfe1 × hfe3) is a very small current value, and each of the current amplification factors hfe1 and hfe3 is from 100 to 2
When it varies between 00, the amount of change in the current flowing through the resistor R1 is the same as I2 and I21, so I2 × (1-1 / 10000) is changed to I2 × (1-1 / 000). 40,000) and the variation is less than 0.1%.

なお本発明は上記実施例に限定されず、第1のトランジ
スタQ1と第2のトランジスタQ2のエミッターの大きさの
比率については10倍に限定されることなく、その他の倍
率として、例えば20倍等の比率とする構成が可能であ
る。
The present invention is not limited to the above embodiment, and the ratio of the sizes of the emitters of the first transistor Q1 and the second transistor Q2 is not limited to 10 times, and other magnifications such as 20 times are possible. The ratio can be set to

<発明の効果> 以上、本発明に係る定電流回路による場合、第1、第2
のトランジスタの電流増幅率のばらつきに関係なく、第
2のトランジスタのエミッタ電流、言い換えると、基準
抵抗に流れる電流と第1のトランジスタのコレクタ電流
とが略等しくなるような構成となっているので、第1、
第2のトランジスタの電流増幅率のばらつきの出力電流
の値に対する影響を小さくすることができる。しかも第
1、第2のトランジスタに流れる電流が等しい値となる
ため、定電流の動作がより安定した動作になるという効
果を併せ持つ。
<Effects of the Invention> As described above, in the case of the constant current circuit according to the present invention, the first and second
Since the emitter current of the second transistor, in other words, the current flowing through the reference resistor and the collector current of the first transistor are substantially equal to each other regardless of the variation in the current amplification factor of the transistor, First,
The influence of the variation in the current amplification factor of the second transistor on the value of the output current can be reduced. In addition, since the currents flowing through the first and second transistors have the same value, the constant current operation is more stable.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の電気的構成を示す回路図、
第2図は、主要部に流れる電流を示す説明図、第3図は
従来の技術の電気的接続を示す回路図である。 Q1……第1のトランジスタ Q2……第2のトランジスタ Q3……第3のトランジスタ Q4……第4のトランジスタ Q5……第5のトランジスタ R1……抵抗 P……プラス電源。
FIG. 1 is a circuit diagram showing an electrical configuration of an embodiment of the present invention,
FIG. 2 is an explanatory diagram showing a current flowing through a main part, and FIG. 3 is a circuit diagram showing an electrical connection of a conventional technique. Q1 ...... First transistor Q2 ...... Second transistor Q3 ...... Third transistor Q4 ...... Fourth transistor Q5 ...... Fifth transistor R1 ...... Resistance P ...... Positive power supply.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】エミッタ接地されたNPN型の第1のトラン
ジスタと、エミッタの大きさが第1のトランジスタのn
倍であり、コレクタがベース及び第1のトランジスタの
ベースに接続される一方、エミッタが基準抵抗を介して
接地されたNPN型の第2のトランジスタとからなる第1
のカレントミラーと、 エミッタが抵抗を介して接地されており、ベースが第1
のトランジスタのコレクタに接続されたNPN型の第5の
トランジスタと、 第5のトランジスタのコレクタ電流と等しい電流を生成
するとともに第1、第2のトランジスタのコレクタ及び
負荷に各々供給する回路であって、ベースがコレクタ及
び第5のトランジスタのコレクタに接続されたPNP型の
第6のトランジスタと、ベースが第6のトランジスタの
ベースに接続される一方、コレクタが第1のトランジス
タのコレクタに接続されたPNP型の第7のトランジスタ
と、ベースが第6のトランジスタのベースに接続される
一方、コレクタが第2のトランジスタのコレクタに接続
されたPNP型の第8のトランジスタと、ベースが第6の
トランジスタのベースに接続される一方、コレクタが前
記負荷に接続されたPNP型の第9のトランジスタとから
なる第2のカレントミラーと、 から構成された定電流回路において、 第1のカレントミラーにおける第2のトランジスタのコ
レクタをベース及び第1のトランジスタのベースに接続
する代わりに、 エミッタが第1、第2のトランジスタのベースに接続さ
れる一方、コレクタがベース及び第2、第8のトランジ
スタのコレクタに接続されるNPN型の第4のトランジス
タと、エミッタが第1、第2のトランジスタのベースに
接続され、ベースが第4のトランジスタのベースに接続
され、コレクタがプラス電源側に接続されたNPN型の第
3のトランジスタとからなる第3のカレントミラーを設
けたことを特徴とする定電流回路。
1. An NPN-type first transistor having a grounded emitter and an n-type emitter of the first transistor.
And a collector connected to the base and the base of the first transistor while the emitter is connected to the base of the first transistor and an NPN-type second transistor grounded via a reference resistor.
The current mirror and the emitter are grounded via a resistor, and the base is the first
And a circuit for generating a current equal to the collector current of the fifth transistor and supplying it to the collectors and loads of the first and second transistors, respectively. , A base is connected to the collector and the collector of the fifth transistor, and a PNP-type sixth transistor is connected to the base of the sixth transistor, and a collector is connected to the collector of the first transistor A PNP-type seventh transistor, a base of which is connected to the base of a sixth transistor, and a collector of which is connected to a collector of the second transistor, and a PNP-type eighth transistor whose base is sixth transistor A second PNP-type transistor connected to the load while being connected to the base of In a constant current circuit composed of a current mirror and, instead of connecting the collector of the second transistor in the first current mirror to the base and the base of the first transistor, the emitter has a first and a second transistor. The NPN-type fourth transistor whose collector is connected to the base and the collectors of the second and eighth transistors while being connected to the base, and the emitter of which is connected to the bases of the first and second transistors A constant current circuit comprising a third current mirror, which is connected to the base of the fourth transistor and has a collector connected to the positive power source side and an NPN-type third transistor.
JP63243183A 1988-09-27 1988-09-27 Constant current circuit Expired - Fee Related JPH071471B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63243183A JPH071471B2 (en) 1988-09-27 1988-09-27 Constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63243183A JPH071471B2 (en) 1988-09-27 1988-09-27 Constant current circuit

Publications (2)

Publication Number Publication Date
JPH0290214A JPH0290214A (en) 1990-03-29
JPH071471B2 true JPH071471B2 (en) 1995-01-11

Family

ID=17100057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63243183A Expired - Fee Related JPH071471B2 (en) 1988-09-27 1988-09-27 Constant current circuit

Country Status (1)

Country Link
JP (1) JPH071471B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3157746B2 (en) * 1997-06-30 2001-04-16 日本電気アイシーマイコンシステム株式会社 Constant current circuit
JP6136480B2 (en) * 2013-04-03 2017-05-31 トヨタ自動車株式会社 Bandgap reference circuit

Also Published As

Publication number Publication date
JPH0290214A (en) 1990-03-29

Similar Documents

Publication Publication Date Title
US4578633A (en) Constant current source circuit
JPH05206755A (en) Reference voltage generating circuit
JPS6145315A (en) Reference voltage generating circuit
US4352057A (en) Constant current source
JPH071471B2 (en) Constant current circuit
JPH1124769A (en) Constant current circuit
JPS62196714A (en) Constant-current supplying circuit
JPS59191629A (en) Constant current circuit
JP3387859B2 (en) Ternary switch circuit
US5498952A (en) Precise current generator
JP2621994B2 (en) Voltage controlled variable gain amplifier
JPH09146648A (en) Reference voltage generating circuit
JPH0616572B2 (en) Semiconductor circuit device
JP2910003B2 (en) Low voltage operation temperature stability characteristic current source circuit
JP2729071B2 (en) Constant current circuit
JPH0477329B2 (en)
JP2663449B2 (en) Constant current circuit
JP2849086B2 (en) Integrated bias circuit
JPH0716210U (en) Reference voltage source circuit
JPS5897712A (en) Integrated reference power supply
JP3547895B2 (en) Constant current generation circuit
JPH0476714A (en) Constant voltage generating circuit
JPH0332831B2 (en)
JPH04245313A (en) Constatn voltage cirucit
JPH077905B2 (en) Voltage comparator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees