JPH0727930B2 - Wafer prober - Google Patents
Wafer proberInfo
- Publication number
- JPH0727930B2 JPH0727930B2 JP61069160A JP6916086A JPH0727930B2 JP H0727930 B2 JPH0727930 B2 JP H0727930B2 JP 61069160 A JP61069160 A JP 61069160A JP 6916086 A JP6916086 A JP 6916086A JP H0727930 B2 JPH0727930 B2 JP H0727930B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- wafer
- test
- chip
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は、半導体ウェハ上に多数形成された集積回路の
特性をプローブカードによりテストするウェハプローバ
に関する。The present invention relates to a wafer prober for testing the characteristics of a large number of integrated circuits formed on a semiconductor wafer with a probe card.
<従来の技術> 一般にウェハプローバは、プローブカードを介してウェ
ハ上の各集積回路の特性を順次テストし、不良と判定さ
れた集積回路のチップ上にマーカによりマークを付着さ
せるものである。前記のプローブカードは、カード基板
上に特性テスト用の周辺回路が組み込まれ、下面中央部
にテストすべき集積回路の各端子に接触しうる所要本数
のプローブニードルを有するものである。ウェハプロー
バにおいては、このプローブカードに対してウェハがス
テージに載置された状態で一定間隔ずつ移動することに
よって、ウェハ上の各集積回路の端子にプローブニード
ルが接触する。<Prior Art> In general, a wafer prober sequentially tests the characteristics of each integrated circuit on a wafer through a probe card and attaches a mark by a marker on the chip of the integrated circuit determined to be defective. The above-mentioned probe card has a peripheral circuit for a characteristic test incorporated on a card substrate, and has a required number of probe needles capable of coming into contact with each terminal of an integrated circuit to be tested at the center of the lower surface. In the wafer prober, the probe needle is brought into contact with the terminals of each integrated circuit on the wafer by moving the wafer on the stage with respect to the probe card at regular intervals.
<発明が解決しようとする問題点> ところで、このようなウェハプローバでは、予め設定さ
れている不良品率以下の個数のチップが不良品と判定さ
れたような場合、マークが付いたチップの積回路が果た
して不良の回路であるか否かを確認するために再現性テ
ストを行なう。<Problems to be Solved by the Invention> By the way, in such a wafer prober, when the number of chips equal to or lower than the preset defective product rate is determined to be defective, the product of the marked chips is determined. A repeatability test is performed to see if the circuit is really bad.
また、テストプログラムを変更した場合、新テストプロ
グラムによって旧テストプログラムと同様のテスト結果
が出るか否かを検査するために、旧プログラムでマーク
付けを行なったチップについて、新プログラムにより特
性テストを行なう。Further, when the test program is changed, a characteristic test is performed by the new program on the chip marked by the old program in order to check whether the new test program produces the same test result as the old test program. .
このような場合、ウェハをウェハプローバの所定位置に
セットしたままの状態で、ウェハの各チップ中からマー
クが付けられたチップを検出する必要がある。従来で
は、オペレータがウェハプローバに装備されている顕微
鏡を通じて目視によりマークが付いたチップを検出した
り、計数したりしていた。In such a case, it is necessary to detect the marked chip from among the respective chips on the wafer while the wafer remains set at the predetermined position of the wafer prober. Conventionally, an operator visually detects and counts chips with a mark through a microscope equipped with a wafer prober.
しかしながら、ウェハがウェハプローバの所定の位置に
セットされたままの状態では、目視によりマークを見出
だすことが難しく、検出に誤りが生じやすいばかりでな
く、再現性テスト等のテストに時間がかかる。However, when the wafer is still set at the predetermined position of the wafer prober, it is difficult to find the mark by visual observation, and it is easy to make an error in the detection, and it takes time to perform the reproducibility test and other tests. .
本発明は、上述の問題点に鑑みてなされたものであっ
て、マークが付けられたチップを自動的に検出しうるよ
うにして、再現性テストやプログラムチェックテストを
正確かつ迅速に行なえるようにすることを目的とする。The present invention has been made in view of the above problems, and enables a chip with a mark to be automatically detected, so that a reproducibility test and a program check test can be performed accurately and quickly. The purpose is to
<問題点を解決するための手段> 本発明は、上記目的を達成するために、所定位置にセッ
トされたウェハのいずれかチップ上に付与されたマーク
からの反射光を透過する光学系と、この光学系の透過光
を検出する光検出器と、この光検出器での検出状態を表
示する表示手段とを備え、かつ前記光学系はその反射光
透過光路上に前記マークと同色の光学フィルタを備えて
ものであり、以上のものからウェハプローバを構成し
た。<Means for Solving the Problems> In order to achieve the above object, the present invention provides an optical system that transmits reflected light from a mark provided on any chip of a wafer set at a predetermined position, An optical filter having a photodetector for detecting transmitted light of the optical system and a display unit for displaying a detection state of the photodetector, and the optical system having the same color as the mark on the reflected light transmitting optical path. A wafer prober was constructed from the above.
<作用> 上記の構成によれば、ウェハのいずれかチップ上に付与
されたマークの反射光は、光学系を通じて光検出器に入
射するので、該光検出器によりマークが検出され、その
検出状態は、表示ランプやカウント表示器のような表示
手段に表示される。<Operation> According to the above configuration, the reflected light of the mark provided on any chip of the wafer is incident on the photodetector through the optical system, so the mark is detected by the photodetector, and the detected state is detected. Is displayed on a display means such as a display lamp or a count display.
また、光学系はその反射光透過光路上にマークと同色の
光学フィルタを備えたものであるので、マークからの反
射光のみが光学フィルタを通過したのち光検出器で検出
されることになり、ウェハ上に付着したゴミ等の付着物
からの反射光によって誤検出が起きることはない。Further, since the optical system has an optical filter of the same color as the mark on the reflected light transmission optical path, only the reflected light from the mark will be detected by the photodetector after passing through the optical filter, False detection does not occur due to the reflected light from the adhered matter such as dust adhered on the wafer.
<実施例> 以下、本発明を図示に示す実施例に基づいて詳細に説明
する。第1図は本発明の一実施例に係るウェハプローバ
の構成図であって、このウェハプローバは、プローブカ
ード1と、ウェハ2を載置支持するステージ3と、ウェ
ハ2のチップにマークmを付着させるマーカ4と、上記
各部を電気的に制御するコントローラ5と、ウェハ2の
各チップを目視するための顕微鏡6とを有するほか、マ
ーク検出部7と、表示回路部8とを備える。<Examples> Hereinafter, the present invention will be described in detail based on examples shown in the drawings. FIG. 1 is a configuration diagram of a wafer prober according to an embodiment of the present invention. The wafer prober has a probe card 1, a stage 3 for mounting and supporting a wafer 2, and a mark m on a chip of the wafer 2. In addition to having a marker 4 to be attached, a controller 5 for electrically controlling the above-mentioned parts, a microscope 6 for visually observing each chip of the wafer 2, a mark detecting part 7 and a display circuit part 8 are provided.
プローブカード1は、カード基板1a上に特性テスト用の
周辺回路が組み込まれ、下面中央部にテストすべき集積
回路の各端子に接触しうる所要の本数のプローブニード
ル1b,……を有する。このプローブカード1は、固定基
盤9の開放部9aの下側に支持部材10により支持されてい
る。ステージ3は、ウェハ2を載置した状態でこのウェ
ハ2をプローブカード1に対して移動させるもので、そ
の移動動作はステージ駆動部11を介してコントローラ5
に制御される。マーカ4は、基盤9上に首振りおよび進
退自在に設けられ、マーカ駆動部12を介してコントロー
ラ5に制御されるもので、プローブカード1による集積
回路の特性テストの結果に不良である場合にその集積回
路のチップに向けて突出して該チップ上に赤色塗料によ
りマークmを付着させる。顕微鏡6は、プローブカード
1の中央部の直上位置に設置されている。この顕微鏡6
の外周中途部には、基盤9の開放部9aと、マーカ4と、
マーク検出部7との全体を覆うシート13が取り付けられ
ている。基盤9の開放部9aの近傍には、ウェハ2上のマ
ークmを照射するための環状の照明灯13が設けられてい
る。14はプローブカード制御部である。The probe card 1 has a peripheral circuit for a characteristic test incorporated on a card substrate 1a, and has a required number of probe needles 1b, ... Which can contact each terminal of the integrated circuit to be tested at the center of the lower surface. The probe card 1 is supported by a support member 10 below the opening 9a of the fixed base 9. The stage 3 moves the wafer 2 with respect to the probe card 1 with the wafer 2 placed thereon. The movement operation is performed by the controller 5 via the stage drive unit 11.
Controlled by. The marker 4 is provided on the base 9 so as to be able to swing and move back and forth, and is controlled by the controller 5 via the marker drive unit 12. When the result of the characteristic test of the integrated circuit by the probe card 1 is defective, The mark m is attached to the chip of the integrated circuit by projecting it toward the chip by red paint. The microscope 6 is installed directly above the center of the probe card 1. This microscope 6
In the middle part of the outer periphery of the, the open portion 9a of the base 9, the marker 4,
A sheet 13 that covers the entire mark detection unit 7 is attached. An annular illumination lamp 13 for irradiating the mark m on the wafer 2 is provided in the vicinity of the open portion 9a of the substrate 9. Reference numeral 14 is a probe card control unit.
また、マーク検出部7は、所定位置にセットされたウェ
ハ2のチップに付着されたマークmを光学的に検出する
ためのもので、筒状の本体15と、レンズ16と、赤色フィ
ルタ17と、光検出器18とをからなる。前記のレンズ16と
赤色フィルタ17とが、マークmからの反射光を透過する
光学系を構成している。光学系に赤色フィルタ17を設け
るのは次のような理由によっている。すなわち、赤色塗
料からなるマークmからの反射光は赤色をしており、赤
色フィルタ17を設けることによってマーク反射光のみを
透過させて他の波長の光を排除するが可能になる。その
ため、ウェハ2上にゴミ等の付着物が存在した場合であ
ってもノイズとなる付着物からの反射光を除去でき、そ
の分、マークmの検出精度は高まることになる。光検出
器18は、この光学系の透過光を受光する。このマーク検
出部7は、支持部19により基盤9上に設置され、テスト
位置にあるチップのマークmからの反射光を取り入れる
ようになっている。このマーク検出部7からの検出信号
は表示回路部8に入力される。The mark detection unit 7 is for optically detecting the mark m attached to the chip of the wafer 2 set at a predetermined position, and has a cylindrical body 15, a lens 16, and a red filter 17. , And a photodetector 18. The lens 16 and the red filter 17 constitute an optical system that transmits the reflected light from the mark m. The red filter 17 is provided in the optical system for the following reason. That is, the reflected light from the mark m made of red paint is red, and by providing the red filter 17, it is possible to transmit only the reflected light of the mark and exclude the light of other wavelengths. Therefore, even if dust or other attached matter is present on the wafer 2, the reflected light from the attached matter that becomes noise can be removed, and the detection accuracy of the mark m is correspondingly increased. The photodetector 18 receives the transmitted light of this optical system. The mark detecting unit 7 is installed on the base 9 by the supporting unit 19 and takes in the reflected light from the mark m of the chip at the test position. The detection signal from the mark detection unit 7 is input to the display circuit unit 8.
表示回路部8は、マーク検出部7での検出状態を表示す
るためのもので、光検出器18の検出信号がマークmの検
出を示す信号である否かを弁別する弁別回路20と、この
弁別回路20の弁別出力に応答して表示ランプ21を点灯さ
せる表示回路22と、弁別回路20の弁別出力を導入してマ
ークmの検出数をカウントするカウンタ23と、そのカウ
ンタ23のカウント数を表示するカウント表示器24とから
なる。この表示回路部8は、コントローラ5にマークm
の検出を示す信号(ここでは弁別回路20の弁別出力)等
の信号を供給し、その動作はコントローラ5に制御され
る。The display circuit section 8 is for displaying the detection state of the mark detection section 7, and a discrimination circuit 20 for discriminating whether or not the detection signal of the photodetector 18 is a signal indicating the detection of the mark m, and The display circuit 22 that lights the indicator lamp 21 in response to the discrimination output of the discrimination circuit 20, the counter 23 that introduces the discrimination output of the discrimination circuit 20 to count the number of detections of the mark m, and the count number of the counter 23 are It comprises a count display 24 for displaying. This display circuit section 8 is marked on the controller 5 by the mark m.
Is supplied (a discrimination output of the discrimination circuit 20 here) and the like, and the operation thereof is controlled by the controller 5.
上記構成において、ウェハ2のチップのうち、マークm
が付いたチップがテスト位置に臨むと、赤色の反射光が
マーク検出部7のレンズ16、フィルタ17を通じて光検出
器18に入射するので、この光検出器18によりマークmの
有無が検出される。In the above structure, the mark m among the chips on the wafer 2
When the chip with a mark faces the test position, the red reflected light is incident on the photodetector 18 through the lens 16 and the filter 17 of the mark detecting unit 7, so that the photodetector 18 detects the presence or absence of the mark m. .
以下に各種テスト時の動作を説明する。The operation during various tests will be described below.
(イ)通常の特性テスト ウェハ2の各集積回路の特性テストは、第2図のフロー
チャートに示すルーチンにより行なう。まず、ステップ
S1において、ウェハ2の先頭位置にあるチップから順に
各チップをプローブカード1の所要位置に臨ませて、そ
のチップの集積回路の端子にプローブニードル1bを接触
させ、その集積回路についてプローブカード1による特
性テストを行なう。ステップS2では、特性テストの結果
の良否を判断し、テスト結果が良でなければ、ステップ
S3に移って、マーカ4により当該チップにマークmを付
着させ、ステップS4で、コントローラ5において不良チ
ップの個数Mを「1」だけアップカウントし、ステップ
S5に進む。なお、不良チップのカウント数Mの総数は、
コントローラ5内のメモリに記憶するものとする。(A) Normal characteristic test The characteristic test of each integrated circuit of the wafer 2 is performed by the routine shown in the flowchart of FIG. First, the step
In S1, each chip is sequentially faced to the required position of the probe card 1 from the chip at the head position of the wafer 2, the probe needle 1b is brought into contact with the terminal of the integrated circuit of the chip, and the probe card 1 is used for the integrated circuit. Perform a characteristic test. In step S2, it is judged whether the characteristic test result is good or not. If the test result is not good, step
Moving to S3, the mark 4 is attached to the chip by the marker 4, and in step S4, the controller 5 counts up the number M of defective chips by “1”,
Proceed to S5. The total number M of defective chips is
It shall be stored in the memory in the controller 5.
ステップS2で特性テストの結果が良であると判断した場
合、もしくは前記ステップS4を経た場合は、ステップS5
で、全チップについて特性テストを済ませたか否かを判
断する。始めの段階では、全部のチップについて特性テ
ストは済んでいないから、判断はNoである。その場合
は、ステップS6に進んで、次のステップが所定位置に来
るよう、ステージ3をシフトさせて、ステップS1に戻
る。If the result of the characteristic test is judged to be good in step S2, or if step S4 has been passed, step S5
Then, it is determined whether or not the characteristic test has been completed for all the chips. At the beginning, the judgment is No because all chips have not been characterized. In that case, the process proceeds to step S6, the stage 3 is shifted so that the next step comes to a predetermined position, and the process returns to step S1.
このようにして、2番目以下の各チップについてステッ
プS1からステップS6までのルーチンを繰り返し、順次、
特性テストを行なう。In this way, the routine from step S1 to step S6 is repeated for each of the second and subsequent chips, sequentially,
Perform a characteristic test.
全チップについて特性テストが済むと、ステップS5の判
断がYesとなり、エンドに至る。When the characteristic test is completed for all the chips, the determination in step S5 becomes Yes, and the end is reached.
これによって、ウェハ2のチップのうち、不良チップに
はマークmが付けられ、不良チップの総数Mはメモリに
記憶される。As a result, among the chips on the wafer 2, the defective chip is marked with the mark m, and the total number M of defective chips is stored in the memory.
(ロ)自動再現性テスト あるウェハ2について集積回路の特性テストを行なった
結果、予め設定されている不良品率以下の個数のチップ
が不良品と判定されたような場合、第3図のフローチャ
ートに示すルーチンにより、再現性テストを行ない、マ
ークmが付いたチップの集積回路が果たして不良の回路
であるか否かを確認する。(B) Automatic reproducibility test As a result of performing a characteristic test of an integrated circuit on a certain wafer 2, when it is determined that the number of chips is equal to or less than a preset defective product rate, the flowchart of FIG. A reproducibility test is performed by the routine shown in (1) to confirm whether the integrated circuit of the chip with the mark m is a defective circuit.
ステップT1では、通常の特性テストで得られた不良チッ
プの個数(第2図に示したルーチンによりメモリに既に
記憶されている不良チップの総数)Mが、予め設定され
ている不良品率Mo以下であるか否かを判断し、以下でな
ければ、問題がないので、ステップT2以下の本来の再現
性テストのルーチンには入らずに、次工程のルーチンに
以降する。In step T1, the number of defective chips (the total number of defective chips already stored in the memory by the routine shown in FIG. 2) M obtained by the normal characteristic test is equal to or less than a preset defective product rate Mo. If it is not below, there is no problem. Therefore, the routine for the next step is performed without entering the routine for the original reproducibility test after step T2.
不良チップ数が所定不良品率以下であれば、ステップT2
に進んで、テスト位置にあるチップにマークmが付いて
いるか否かを判断する。すなわち、コントローラ5が、
弁別回路20の弁別出力をサンプリングして、マーク検出
部7がマークmを検出したか否かを判断する。当該チッ
プにマークmが無ければステップT3に移って、次のチッ
プがテスト位置に臨むようにステージ3をシフトさせ
る。このようにマークmが付いたチップがテスト位置に
来るまで、ステップT2,3のループを繰り返す。If the number of defective chips is less than or equal to the predetermined defective product rate, step T2
Then, it is judged whether the chip at the test position has the mark m or not. That is, the controller 5
The discrimination output of the discrimination circuit 20 is sampled to judge whether or not the mark detection unit 7 has detected the mark m. If there is no mark m on the chip, the process moves to step T3, and the stage 3 is shifted so that the next chip faces the test position. Thus, the loop of steps T2 and T3 is repeated until the chip with the mark m comes to the test position.
ステップT2で、テスト位置に臨んだチップにマークmが
付いていると判断すると、ステップT4に進んで、表示回
路部8のカウンタ23において不良チップ数Nをアップカ
ウントさせる。そしてステップT5でプローブカード1に
よる特性テストを行ない、ステップT6で、その特性テス
トの結果が不良であるか否かを判断する。その判断がYe
s、すなわち特性テスト結果が不良である場合は、前回
の特性テストと同じ結果が出たのであるから、問題がな
い。この場合、ステップT7に進む。When it is determined in step T2 that the chip facing the test position has the mark m, the process proceeds to step T4, and the counter 23 of the display circuit unit 8 increments the number N of defective chips. Then, in step T5, a characteristic test is performed by the probe card 1, and in step T6, it is determined whether or not the result of the characteristic test is defective. That decision is Ye
If s, that is, the characteristic test result is defective, the same result as the previous characteristic test is obtained, so there is no problem. In this case, the process proceeds to step T7.
ステップT7では、再現性テストの回数が一定数になった
か否か、すなわち一定数のチップについて再現性テスト
したか否かを判断し、一定数になっていなければ、ステ
ップT3に戻り、ステージ3を1チップ分シフトさせた上
で、ステップT2に戻り、ステップT2以下のルーチンを繰
り返す。これによって、ウェハの各チップのうち、一定
数のチップについて再現性テストが行なわれることにな
る。In step T7, it is judged whether or not the number of reproducibility tests has reached a fixed number, that is, whether or not a reproducibility test has been performed with respect to a fixed number of chips. If not, the process returns to step T3, and stage 3 After shifting by one chip, the process returns to step T2, and the routines after step T2 are repeated. As a result, the reproducibility test is performed on a fixed number of chips on each wafer.
ステップT6での判断がNo、すなわち特性テストの結果が
良であれば、前回の特性テストの結果と異なるテスト結
果が出たことになるので、前回の特性テストが不完全で
あった可能性がある。そこで、この場合は、ウェハ2を
取り出してそのマークを除去、洗浄する作業に移り、そ
のウェハ2の各集積回路について、改めて特性テストを
行なう。If the judgment in step T6 is No, that is, if the result of the characteristic test is good, it means that the test result different from the result of the previous characteristic test has come out, so it is possible that the previous characteristic test was incomplete. is there. Therefore, in this case, the wafer 2 is taken out, the mark is removed, and cleaning is performed, and the characteristic test is performed again for each integrated circuit of the wafer 2.
(ハ)マニュアル再現性テスト 第4図のフローチャートに示すように、ウェハ2の1チ
ップ毎にオペレータのマニュアル操作により再現性テス
トを行なうこともできる。(C) Manual reproducibility test As shown in the flow chart of FIG. 4, a reproducibility test can be performed manually for each chip of the wafer 2 by an operator.
ステップU1でテスト位置に臨んでいるチップにマークm
が付いているか否かを判断し、チップにマークmが付い
ていなければ、ステップU2に移って、次のチップがテス
ト位置に臨むようにステージ3をシフトさせる。マーク
mが付いた不良チップがテスト位置に来るまで、ステッ
プU1,2のループを繰り返す。Mark the chip facing the test position in step U1
If there is no mark m on the chip, the process moves to step U2 to shift the stage 3 so that the next chip faces the test position. The loop of steps U1 and U2 is repeated until the defective chip with the mark m comes to the test position.
テスト位置に不良チップが臨むと、そのことを表示ラン
プ21に表示させる。そして、ステップU4でカウンタ23に
おける不良チップ数のカウント数Mをアップカウントさ
せ、ステップU5で、そのカウント数をカウント表示器24
に表示させる。When a defective chip faces the test position, the fact is displayed on the display lamp 21. Then, in step U4, the count number M of the defective chips in the counter 23 is counted up, and in step U5, the count number is displayed by the count indicator 24.
To display.
ステップU6では再現性テストの回数が一定数に達したか
否かを判断し、一定数に達していれば、エンドに至る
が、再現性テストの回数が一定数に達していなければ、
ステップU7に進む。In step U6, it is determined whether or not the number of reproducibility tests has reached a certain number, and if the number has reached a certain number, the end is reached, but if the number of reproducibility tests has not reached the certain number,
Proceed to step U7.
ステップU7ではオペレータのマニュアル指示によりプロ
ーブカード1による特性テストを行なう。そしてステッ
プU8で特性テストの結果が不良であるか否かを判断す
る。前回と同様に特性テストの結果が不良であれば、ス
テップU9でオペレータのマニュアル指示によりステージ
3をシフトさせて、次のチップをテスト位置に移動させ
て、ステップU1に戻る。In step U7, a characteristic test by the probe card 1 is performed according to an operator's manual instruction. Then, in step U8, it is determined whether or not the result of the characteristic test is defective. If the result of the characteristic test is bad as in the previous case, the stage 3 is shifted by a manual instruction of the operator in step U9 to move the next chip to the test position, and the process returns to step U1.
ステップU8で、判断がNo、すなわち前回の特性テストと
は異なるテスト結果が出ると、前回の特性テストが不完
全であった可能性があるから、ウェハ2を取り出してマ
ークmを除去、洗浄する作業に移り、マークmを除去し
たウェハ2の全チップについて再度、特性テストを行な
う。If the determination is No in step U8, that is, if a test result different from the previous characteristic test is obtained, the previous characteristic test may have been incomplete, so the wafer 2 is taken out and the mark m is removed and cleaned. Moving to the work, the characteristic test is performed again on all the chips of the wafer 2 from which the mark m is removed.
(ニ)プログラムチエックテスト テスト項目や各項目での値、たとえばプローブカード1
の通電電圧値を変えたような場合は、テストプログラム
が変更される。新しいテストプログラムについては、動
作チェックを行なう必要がある。この動作チェックは、
旧プログラムでテストし不良チップにマークmが付けら
れたウェハ2を標準ウェハとし、この標準ウェハを新プ
ログラムのもとで再度、特性テストを行ない、同様のテ
スト結果が得られるか否かを確認することによって、行
なう。(D) Program check test Test items and values for each item, for example, probe card 1
If the energizing voltage value of is changed, the test program is changed. It is necessary to check the operation of the new test program. This operation check
A wafer 2 having a defective chip with a mark m tested by the old program is used as a standard wafer, and the standard wafer is subjected to a characteristic test again under the new program to confirm whether similar test results can be obtained. By doing.
従来は、この新プログラムの動作チエックをする場合、
オペレータが顕微鏡を通じて目視によりマークmが付い
た不良チップを検出していた。Conventionally, when checking the operation of this new program,
The operator visually detected a defective chip with a mark m through a microscope.
本発明の実施例では、第5図のフローチャートに示すル
ーチンにより自動的に新規のプログラムのテストを行な
う。In the embodiment of the present invention, a new program is automatically tested by the routine shown in the flowchart of FIG.
ステップV1では、標準ウェハ、すなわち旧プログラムで
テストし、不良チップにマークmを付けたウェハ2を所
定位置にセットする。そしてステップV2で、先頭位置の
チップから順に各チップの集積回路についてプローブカ
ード1による特性テストを行なう。ステップV3では、特
性テストの結果が良であるか否かを判断する。当該チッ
プの集積回路が不良であれば、ステップV4に進んで、コ
ントローラ5内で不良チップ数Mのカウント数をアップ
カウントする。不良チップには既にマークmが付けられ
ているので、このルーチンでは新たにマークmを付ける
ことをしない。In step V1, the standard wafer, that is, the wafer 2 tested by the old program and having the mark m on the defective chip is set at a predetermined position. Then, in step V2, the characteristic test by the probe card 1 is performed on the integrated circuits of the respective chips in order from the chip at the head position. In step V3, it is determined whether or not the result of the characteristic test is good. If the integrated circuit of the chip is defective, the process proceeds to step V4 and the controller 5 counts up the number of defective chips M. Since the mark m has already been added to the defective chip, no new mark m is added in this routine.
当該チップが良品であれば、ステップV3からステップV5
に進んで、マーク検出部7の検出信号をサンプリングし
て当該チップにマークmが付いているか否かを判断す
る。マークmが付いていなければ、次のチップがテスト
位置に臨むようにステージ3をシフトさせてステップV2
に戻る。If the chip is non-defective, step V3 to step V5
Then, the detection signal of the mark detecting section 7 is sampled to judge whether or not the mark m is attached to the chip. If there is no mark m, shift the stage 3 so that the next chip faces the test position, and step V2
Return to.
ステップV5でマークmがあると判断すると、カウンタ23
においてマークmが付いたチップのカウント数Nをアッ
プカウントする。そして次のステップV8で、そのカウン
ト数Nをカウント表示器24に表示させる。ステップV9で
は、全チップについてテストをしたか否かの判断をし、
全数テストが済んでいなければ、ステップV6に戻って、
次のチップについての特性テストやマークmの検出を行
なう。When it is determined that there is a mark m in step V5, the counter 23
At N, the count number N of chips with the mark m is counted up. Then, in the next step V8, the count number N is displayed on the count display 24. In Step V9, it is judged whether all chips have been tested,
If not 100% tested, return to step V6,
The characteristic test for the next chip and the detection of the mark m are performed.
このように、ステップV2からステップV8を繰り返すこと
によって、全数のチップについてプローブカード1によ
る特性テストとマークmの検出とを行ない、全数テスト
が済めばエンドに至る。In this way, by repeating steps V2 to V8, the characteristic test by the probe card 1 and the detection of the mark m are performed for all the chips, and the end is reached when the total test is completed.
<発明の効果> 以上のように、本発明によれば、所定位置にセットされ
たウェハについて、いずれかのチップ上に付与されたマ
ークの反射光は、光学系を通じて光検出器に入射し、該
光検出器により検出されるとともに、その検出状態は、
表示手段により表示される。このように、不良マークが
自動的に検出されるので、従来のようにオペレータによ
る目視観察に頼ることなく、正確かつ迅速に再現性テス
トやプログラムチェックテスト等のテストを正確かつ迅
速に行なうことができる。<Effects of the Invention> As described above, according to the present invention, with respect to the wafer set at a predetermined position, the reflected light of the mark provided on any of the chips enters the photodetector through the optical system, While being detected by the photodetector, the detection state is
It is displayed by the display means. In this way, defective marks are automatically detected, so tests such as reproducibility tests and program check tests can be performed accurately and quickly without relying on visual observation by an operator as in the past. it can.
また、光学系はその反射光透過光路上にマークと同色の
光学フィルタを備えたものであるので、マークからの反
射光のみが光学フィルタを通過して光検出器に検出され
ることになり、ウェハ上に付着したゴミ等の付着物から
の反射光によって誤検出が起こることはなく、その分、
マークの検出を精度よく行うことができる。Further, since the optical system has an optical filter of the same color as the mark on the reflected light transmission optical path, only the reflected light from the mark will be detected by the photodetector passing through the optical filter. There is no erroneous detection due to reflected light from dust or other deposits on the wafer.
The mark can be detected with high accuracy.
第1図は本発明の一実施例の構成図、第2図ないし第5
図はその動作を示すフローチャートで、第2図は通常の
特性テスト、第3図は自動再現性テスト、第4図はマニ
ュアル再現性テスト、第5図はプログラムテストの各動
作を示す。 1……プローブカード、2……ウェハ、3……ステー
ジ、4……マーカ、7……マーク検出部、8……表示回
路部、16……レンズ、17……フィルタ、18……光検出
器、21,24……表示手段(21……表示ランプ、24……カ
ウント表示器)。FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS.
FIG. 2 is a flowchart showing the operation. FIG. 2 shows a normal characteristic test, FIG. 3 shows an automatic reproducibility test, FIG. 4 shows a manual reproducibility test, and FIG. 5 shows a program test. 1 ... Probe card, 2 ... Wafer, 3 ... Stage, 4 ... Marker, 7 ... Mark detection section, 8 ... Display circuit section, 16 ... Lens, 17 ... Filter, 18 ... Light detection Display device, 21, 24 ... display means (21 ... display lamp, 24 ... count display device).
Claims (1)
チップ上に付与されたマークからの反射光を透過する光
学系と、この光学系の透過光を検出する光検出器と、こ
の光検出器での検出状態を表示する表示手段とを備え、
かつ前記光学系はその反射光透過光路上に前記マークと
同色の光学のフィルタを備えたものであることを特徴と
するウェハプローバ。1. An optical system for transmitting reflected light from a mark provided on any chip of a wafer set at a predetermined position, a photodetector for detecting the transmitted light of the optical system, and this photodetection. Display means for displaying the detection state in the vessel,
Moreover, the wafer prober is characterized in that the optical system is provided with an optical filter of the same color as the mark on the reflected light transmission optical path.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069160A JPH0727930B2 (en) | 1986-03-27 | 1986-03-27 | Wafer prober |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61069160A JPH0727930B2 (en) | 1986-03-27 | 1986-03-27 | Wafer prober |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62224943A JPS62224943A (en) | 1987-10-02 |
| JPH0727930B2 true JPH0727930B2 (en) | 1995-03-29 |
Family
ID=13394663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069160A Expired - Lifetime JPH0727930B2 (en) | 1986-03-27 | 1986-03-27 | Wafer prober |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727930B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6424794B2 (en) * | 2015-10-28 | 2018-11-21 | 三菱電機株式会社 | Semiconductor device evaluation apparatus and evaluation method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182516A (en) * | 1983-03-31 | 1984-10-17 | Tokyo Seimitsu Co Ltd | Marking equipment of wafer chip |
| JPS6024031A (en) * | 1983-07-19 | 1985-02-06 | Telmec Co Ltd | Semiconductor wafer prober |
| JPH0669053B2 (en) * | 1984-04-06 | 1994-08-31 | 株式会社東京精密 | Probing machine |
-
1986
- 1986-03-27 JP JP61069160A patent/JPH0727930B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62224943A (en) | 1987-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015701A (en) | Probing method and probe device | |
| GB2394284A (en) | A method and apparatus for detecting missing components on a printed circuit board | |
| DE60002518D1 (en) | Method and device for adaptive learning of test errors to reduce the total number of test measurements required in real time | |
| CN109186940B (en) | Monitoring method and monitoring device for testing precision | |
| JPH0727930B2 (en) | Wafer prober | |
| KR910004412B1 (en) | Suture inspection and gauging method and system | |
| GB2147997A (en) | Inspection apparatus | |
| US3344351A (en) | Testing apparatus for a sequence of transistors and the like having a condition responsive marker | |
| JP3908315B2 (en) | Wafer flat zone detector for wafer sorting tester | |
| JPS62136041A (en) | wafer prober | |
| CN213240449U (en) | Detection device for LED lamp panel | |
| JPH03190253A (en) | Inspection device for image sensor measurement | |
| KR900010400Y1 (en) | Transistor detector | |
| JPH03180742A (en) | Automatic coagulation image deciding method | |
| JPS5928252B2 (en) | Method for detecting coagulation state of blood, etc. | |
| JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
| JPS6399541A (en) | Semiconductor wafer prober apparatus | |
| KR19980039119A (en) | Circuit function inspection device with automatic adjustment function and its adjustment method | |
| JP2994305B2 (en) | Article classification determination device and determination method thereof | |
| KR0177218B1 (en) | Pin Search Method of Automatic Board Inspection Machine | |
| JPS6314447A (en) | Microscope for wafer prober | |
| JPS63127545A (en) | Prober | |
| JPS6160571B2 (en) | ||
| JPS59666A (en) | Wiring inspection system for electromagnetic coil | |
| JPH0760168B2 (en) | Semiconductor chip characteristic measuring device |