JPH0736280B2 - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPH0736280B2 JPH0736280B2 JP62132252A JP13225287A JPH0736280B2 JP H0736280 B2 JPH0736280 B2 JP H0736280B2 JP 62132252 A JP62132252 A JP 62132252A JP 13225287 A JP13225287 A JP 13225287A JP H0736280 B2 JPH0736280 B2 JP H0736280B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- flip
- flop
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、外部信号によりリセット可能なシフトレジ
スタに関するものである。
スタに関するものである。
［従来の技術］ 第４図は、リセット機能を有する従来のｎ段のシフトレ
ジスタを示す図である。
ジスタを示す図である。
図において、レジスタ40はｎ個のリセット端子付フリッ
プフロップが直列接続されたものである。各フリップフ
ロップは入力端子、出力端子、クロック端子およびリセ
ット端子を有し、クロック端子にクロックパルスが入力
された場合に、入力端子に入力されているデータを出力
端子から出力するようになっている。そして、リセット
端子に「０」レベルの信号が入力されると、フリップフ
ロップの内容が「０」にリセットされる。
プフロップが直列接続されたものである。各フリップフ
ロップは入力端子、出力端子、クロック端子およびリセ
ット端子を有し、クロック端子にクロックパルスが入力
された場合に、入力端子に入力されているデータを出力
端子から出力するようになっている。そして、リセット
端子に「０」レベルの信号が入力されると、フリップフ
ロップの内容が「０」にリセットされる。
各フリップフロップのクロック端子は、外部クロック端
子に共通接続され、その外部クロック端子にクロック信
号CKが入力される。
子に共通接続され、その外部クロック端子にクロック信
号CKが入力される。
また、各フリップフロップのリセット端子は、外部リセ
ット端子に共通接続され、その外部リセット端子にリセ
ット信号▲▼が入力される。
ット端子に共通接続され、その外部リセット端子にリセ
ット信号▲▼が入力される。
初段のフリップフロップの入力端子にデータDIが入力さ
れ、最終段のフリップフロップの出力端子からデータＹ
が出力される。
れ、最終段のフリップフロップの出力端子からデータＹ
が出力される。
まず、リセット信号▲▼によりレジスタ40の全フリ
ップフロップの内容が「０」にリセットされる。そし
て、クロックパルスが１個入力されるごとに、入力端子
からデータDIが１つずつ入力されるとともに、各フリッ
プフロップに保持されているデータが後段のフリップフ
ロップへ順次シフトされて出力端子からデータＹとして
１つずつ出力される。したがって、最終段のフリップフ
ロップの出力端子からｎ個の「０」が出力された後、入
力端子に入力されたデータDIが出力端子から順次出力さ
れることになる。
ップフロップの内容が「０」にリセットされる。そし
て、クロックパルスが１個入力されるごとに、入力端子
からデータDIが１つずつ入力されるとともに、各フリッ
プフロップに保持されているデータが後段のフリップフ
ロップへ順次シフトされて出力端子からデータＹとして
１つずつ出力される。したがって、最終段のフリップフ
ロップの出力端子からｎ個の「０」が出力された後、入
力端子に入力されたデータDIが出力端子から順次出力さ
れることになる。
［発明が解決しようとする問題点］ 上記シフトレジスタに用いられるリセット端子付フリッ
プフロップは、リセット端子のないフリップフロップに
比べてリセット可能のためにゲート数が増加している。
上記シフトレジスタは、全ビットにリセット端子付フリ
ップフロップを使用しているため、リセット機能のない
シフトレジスタに比べてゲート数が大幅に増加する。
プフロップは、リセット端子のないフリップフロップに
比べてリセット可能のためにゲート数が増加している。
上記シフトレジスタは、全ビットにリセット端子付フリ
ップフロップを使用しているため、リセット機能のない
シフトレジスタに比べてゲート数が大幅に増加する。
また、外部リセット端子に多くのリセット端子が接続さ
れるので大きな負荷がかかることになり、リセットに要
する時間も増大する。
れるので大きな負荷がかかることになり、リセットに要
する時間も増大する。
これらの現象はレジスト長が長くなればなるほど著しい
ものとなる。
ものとなる。
そこで、この発明は、レジスト長が長くなってもリセッ
ト機能に要するゲート数が増加せず、またリセット端子
の負荷の増加が少ないシフトレジスタを提供することを
目的とする。
ト機能に要するゲート数が増加せず、またリセット端子
の負荷の増加が少ないシフトレジスタを提供することを
目的とする。
［問題点を解決するための手段］ この発明に係るシフトレジスタは、外部信号によりリセ
ット可能にシフトレジストであって、第１および第２の
レジスタ部と、カウンタ部と、第１および第２の出力制
御部とから構成されている。
ット可能にシフトレジストであって、第１および第２の
レジスタ部と、カウンタ部と、第１および第２の出力制
御部とから構成されている。
第１のレジスタ部は、直列接続された複数のフリップフ
ロップからなり、クロックパルスが入力されるごとに、
初段のフリップフロップに入力されるデータ信号を順次
後段のフリップフロップに転送して最終段のフリップフ
ロップから出力するものである。
ロップからなり、クロックパルスが入力されるごとに、
初段のフリップフロップに入力されるデータ信号を順次
後段のフリップフロップに転送して最終段のフリップフ
ロップから出力するものである。
第２のレジスタ部は、直列接続された複数のフリップフ
ロップからなり、クロックパルスが入力されるごとに、
初段のフリップフロップに入力される信号を順次後段の
フリップフロップに転送して最終段のフリップフロップ
から出力するものである。
ロップからなり、クロックパルスが入力されるごとに、
初段のフリップフロップに入力される信号を順次後段の
フリップフロップに転送して最終段のフリップフロップ
から出力するものである。
カウンタ部は、リセット機能を有し、外部信号によりリ
セットされた後、所定数のクロックパルスが入力された
後に所定の信号を出力するものである。
セットされた後、所定数のクロックパルスが入力された
後に所定の信号を出力するものである。
第１の出力制御部は、カウンタ部からの所定の信号に応
答して、第１のレジスタ部の出力信号を第２のレジスタ
部の入力に導出するものである。
答して、第１のレジスタ部の出力信号を第２のレジスタ
部の入力に導出するものである。
第２の出力制御部は、カウンタ部からの所定の信号に応
答して、第２のレジスタ部の出力信号を出力データ信号
として導出するものである。
答して、第２のレジスタ部の出力信号を出力データ信号
として導出するものである。
［作用］ この発明にかかるシフトレジスタにおいては、まず、カ
ウンタ部をリセットすると、カウンタ部の出力信号によ
って、第１および第２の出力制御部がそれぞれ第１およ
び第２のレジスタ部の対応する出力信号を導出しない状
態となる。カウンタ部に所定数のクロックパルスが入力
されるまではこの状態が保たれる。一方、第１および第
２のレジスタ部の各々は、クロックパルスが入力される
ごとに、初段のフリップフロップに信号が入力されると
ともに、各フリップフロップの保持する信号が順次後段
のフリップフロップに転送されて最終段の出力フリップ
フロップから出力される。
ウンタ部をリセットすると、カウンタ部の出力信号によ
って、第１および第２の出力制御部がそれぞれ第１およ
び第２のレジスタ部の対応する出力信号を導出しない状
態となる。カウンタ部に所定数のクロックパルスが入力
されるまではこの状態が保たれる。一方、第１および第
２のレジスタ部の各々は、クロックパルスが入力される
ごとに、初段のフリップフロップに信号が入力されると
ともに、各フリップフロップの保持する信号が順次後段
のフリップフロップに転送されて最終段の出力フリップ
フロップから出力される。
所定数のクロックパルスが入力されると、カウンタ部か
ら所定の信号が出力され、これによって、第１および第
２の出力制御部は、それぞれ第１および第２のレジスタ
部の最終段のフリップフロップから出力される信号を導
出することになる。
ら所定の信号が出力され、これによって、第１および第
２の出力制御部は、それぞれ第１および第２のレジスタ
部の最終段のフリップフロップから出力される信号を導
出することになる。
［実施例］ 以下、この発明の実施例を図面を用いて説明する。
第１図はこの発明によるシフトレジスタの実施例を示す
図である。
図である。
この実施例は、特定の数のカウンタ、たとえば2m進カウ
ンタを用いて、任意の段数、たとえばｎ段のシフトレジ
ストを構成するものである。ここでは、2m＋１＜ｎ＜2m
+1となるようにｍを選ぶものとする。このシフトレジス
タは、リセット機能を有さないで2m個のフリップフロッ
プからなる第１のレジスタ30と、リセット機能を有され
ない（ｎ−2m−１）個のフリップフロップからなる第２
のレジスト31と、2m進カウンタ32と、リセット機能付フ
リップフロップ33と、２入力ANDゲートからなるマスク
ゲート34とから構成されている。
ンタを用いて、任意の段数、たとえばｎ段のシフトレジ
ストを構成するものである。ここでは、2m＋１＜ｎ＜2m
+1となるようにｍを選ぶものとする。このシフトレジス
タは、リセット機能を有さないで2m個のフリップフロッ
プからなる第１のレジスタ30と、リセット機能を有され
ない（ｎ−2m−１）個のフリップフロップからなる第２
のレジスト31と、2m進カウンタ32と、リセット機能付フ
リップフロップ33と、２入力ANDゲートからなるマスク
ゲート34とから構成されている。
これら第１および第２のシフトレジスタ30および31を構
成するリセット機能を有さないフリップフロップの各々
は、入力端子、出力端子およびクロック端を有し、クロ
ック端子にクロックパルスが入力されたときに、入力端
子に入力されているデータを出力端子から出力して保持
するものである。
成するリセット機能を有さないフリップフロップの各々
は、入力端子、出力端子およびクロック端を有し、クロ
ック端子にクロックパルスが入力されたときに、入力端
子に入力されているデータを出力端子から出力して保持
するものである。
第１のレジスタ30の出力データDOAはフリップフロップ3
3の入力端子に入力され、フリップフロップ33の出力デ
ータDOBは第２のレジスタ31の入力端子に入力され、第
２のレジスタ31の出力データDOCはマスクゲート34の一
方の入力端子に入力される。また、第１のレジスタ30、
フリップフロップ33、第２のレジスタ31、およびカウン
タ32のクロック端子には、共通のクロック信号CKが入力
される。さらに、カウンタ32の出力信号Ｃはフリップフ
ロップ33のリセット端子およびマスクゲート34の他方の
入力端子に入力される。
3の入力端子に入力され、フリップフロップ33の出力デ
ータDOBは第２のレジスタ31の入力端子に入力され、第
２のレジスタ31の出力データDOCはマスクゲート34の一
方の入力端子に入力される。また、第１のレジスタ30、
フリップフロップ33、第２のレジスタ31、およびカウン
タ32のクロック端子には、共通のクロック信号CKが入力
される。さらに、カウンタ32の出力信号Ｃはフリップフ
ロップ33のリセット端子およびマスクゲート34の他方の
入力端子に入力される。
2m進カウンタ32は、クロック端子、リセット端子および
出力端子を有し、第３図に示すように、ｍ個のフリップ
フロップ51と（ｍ−１）個のインバータ52とにより構成
されている。この2m進カウンタ32は、「０」レベルのリ
セット信号▲▼が入力されると、以後2m個のクロッ
クパルスが入力されるまで「０」レベルの信号を出力
し、ｍ個のクロックパルスが入力された後には「１」レ
ベルの信号を出力する。
出力端子を有し、第３図に示すように、ｍ個のフリップ
フロップ51と（ｍ−１）個のインバータ52とにより構成
されている。この2m進カウンタ32は、「０」レベルのリ
セット信号▲▼が入力されると、以後2m個のクロッ
クパルスが入力されるまで「０」レベルの信号を出力
し、ｍ個のクロックパルスが入力された後には「１」レ
ベルの信号を出力する。
このシフトレジスタは、まずリセット信号▲▼が
「０」レベルとなると、2m個のクロックパルスが入力さ
れるまでカウンタ32の出力信号Ｃは「０」レベルを保
ち、フリップフロップ33は「０」レベルの信号を出力
し、マスクゲート34は「０」レベルの信号Ｙを出力す
る。この間、リセット直後にレジスタ30の入力端子に入
力されたデータDIがレジスタ30の2m段目のフリップフロ
ップまでシフトされており、2m個のクロックパルスが入
力されるとフリップフロップ33のリセット状態が解除さ
れ、また、（ｎ−2m−１）＜2mであるので、（ｎ−2m−
１）段のシフトレジスタ31の各フリップフロップは、フ
リップフロップ33の「０」レベルの出力信号を保持する
ことになる。
「０」レベルとなると、2m個のクロックパルスが入力さ
れるまでカウンタ32の出力信号Ｃは「０」レベルを保
ち、フリップフロップ33は「０」レベルの信号を出力
し、マスクゲート34は「０」レベルの信号Ｙを出力す
る。この間、リセット直後にレジスタ30の入力端子に入
力されたデータDIがレジスタ30の2m段目のフリップフロ
ップまでシフトされており、2m個のクロックパルスが入
力されるとフリップフロップ33のリセット状態が解除さ
れ、また、（ｎ−2m−１）＜2mであるので、（ｎ−2m−
１）段のシフトレジスタ31の各フリップフロップは、フ
リップフロップ33の「０」レベルの出力信号を保持する
ことになる。
（2m＋１）個目のクロックパルスでフリップフロップ33
の「０」レベルの出力信号が第２のレジスタ31の初段の
フリップフロップにラッチされるとともに、第１のシフ
トレジスタ30の出力データDOAがフリップフロップ33に
ラッチされる。また、マスクゲート34からは第２のレジ
スタ31の出力データDOCが出力される。
の「０」レベルの出力信号が第２のレジスタ31の初段の
フリップフロップにラッチされるとともに、第１のシフ
トレジスタ30の出力データDOAがフリップフロップ33に
ラッチされる。また、マスクゲート34からは第２のレジ
スタ31の出力データDOCが出力される。
以後、クロックパルスが入力されるごとに、第１のレジ
スタ30の入力端子からDIが入力されるとともに、フリッ
プフロップ33の出力データDOBが順次第２のレジスタ31
にシフトされてゆく。このようにして（（2m＋１）＋
（ｎ−2m−１））個、すなわちｎ個のクロックパルスが
入力されるまではマスクゲート34からは「０」レベルの
信号Ｙが出力されるが、ｎ個のクロックパルスが入力さ
れた後は、リセット直後に第１のレジスタ30に入力され
たデータDIが順次出力されることになる。
スタ30の入力端子からDIが入力されるとともに、フリッ
プフロップ33の出力データDOBが順次第２のレジスタ31
にシフトされてゆく。このようにして（（2m＋１）＋
（ｎ−2m−１））個、すなわちｎ個のクロックパルスが
入力されるまではマスクゲート34からは「０」レベルの
信号Ｙが出力されるが、ｎ個のクロックパルスが入力さ
れた後は、リセット直後に第１のレジスタ30に入力され
たデータDIが順次出力されることになる。
表に、従来のリセット機能付シフトレジスタとこの発明
によるリセット機能付シフトレジスタとの比較結果を示
している。
によるリセット機能付シフトレジスタとの比較結果を示
している。
表に示すように、シフトレジスタの段数ｎが30程度の場
合は、この発明によるシフトレジスタは従来のシフトレ
ジスタに対し３％程度のゲート数削減となっているが、
段数ｎが多くなるにつれてその割合が増加し、ｎ＝512
で18％程度のゲート数削減となる。
合は、この発明によるシフトレジスタは従来のシフトレ
ジスタに対し３％程度のゲート数削減となっているが、
段数ｎが多くなるにつれてその割合が増加し、ｎ＝512
で18％程度のゲート数削減となる。
また、リセット機能を有さないシフトレジスタに対する
ゲート数増加の割合も、この発明によるシフトレジスタ
においては段数ｎが大きくなるにつれて減少し、ｎ＝51
2では２％程度の増加となる。
ゲート数増加の割合も、この発明によるシフトレジスタ
においては段数ｎが大きくなるにつれて減少し、ｎ＝51
2では２％程度の増加となる。
なお、外部リセット端子の負荷についても、この発明の
シフトレジスタにおいてはリセット信号はカウンタにの
み入力されるだけであるので、従来のシフトレジスタに
比べて著しく減少する。
シフトレジスタにおいてはリセット信号はカウンタにの
み入力されるだけであるので、従来のシフトレジスタに
比べて著しく減少する。
［発明の効果］ 以上のようにこの発明によれば、レジスタ部を構成する
フリップフロップによればリセット機能を必要としない
ので、各フリップフロップごとにリセット機能に必要な
ゲート数を削減することができ、また、リセット信号は
カウンタ部に入力されるだけであるので、外部リセット
端子の負荷も増加しない。
フリップフロップによればリセット機能を必要としない
ので、各フリップフロップごとにリセット機能に必要な
ゲート数を削減することができ、また、リセット信号は
カウンタ部に入力されるだけであるので、外部リセット
端子の負荷も増加しない。
さらに、この発明によれば、シフトレジスタの段数で比
較的多く構成しなければならない場合であっても、シフ
トレジスタが直列に接続された２つのレジスタ部に分割
されているため、レジスタにリセットをかけるためのカ
ウンタの段数は、シフトレジスタ全体の段数のおよそ半
分でよく、シフトレジスタのリセットに必要なゲート数
をさらに減少させることができる。
較的多く構成しなければならない場合であっても、シフ
トレジスタが直列に接続された２つのレジスタ部に分割
されているため、レジスタにリセットをかけるためのカ
ウンタの段数は、シフトレジスタ全体の段数のおよそ半
分でよく、シフトレジスタのリセットに必要なゲート数
をさらに減少させることができる。
また、この発明によれば、シフトレジスタが２つのレジ
スタ部に分割されているため、リセットに要する時間も
短縮することができる。
スタ部に分割されているため、リセットに要する時間も
短縮することができる。
第１図はこの発明によるシフトレジスタの実施例を示す
図、第２図は従来のシフトレジスタを示す図、第３図は
2m進カウンタの構成を示す図である。 図において、30は第１のレジスタ、31は第２のレジス
タ、32はカウンタ、34はマスクゲート、33はリセット機
能付フリップフロップ、CKはクロック信号、DIは入力デ
ータ、DOは出力データ、Ｙは出力データ、▲▼はリ
セット信号、Ｃは出力信号を示す。
図、第２図は従来のシフトレジスタを示す図、第３図は
2m進カウンタの構成を示す図である。 図において、30は第１のレジスタ、31は第２のレジス
タ、32はカウンタ、34はマスクゲート、33はリセット機
能付フリップフロップ、CKはクロック信号、DIは入力デ
ータ、DOは出力データ、Ｙは出力データ、▲▼はリ
セット信号、Ｃは出力信号を示す。
Claims (1)
- 【請求項１】外部信号によりリセット可能にシフトレジ
スタであって、 複数のフリップフロップが直列接続されてなり、クロッ
クパルスが入力されるごとに、初段のフリップフロップ
に入力される入力データ信号を順次後段のフリップフロ
ップに転送して最終段のフリップフロップから出力する
第１のレジスタ部と、 複数のフリップフロップが直列接続されてなり、クロッ
クパルスが入力されるごとに、初段のフリップフロップ
に入力される信号を順次後段のフリップフロップに転送
して最終段のフリップフロップから出力する第２のレジ
スタ部と、 リセット機能を有し、前記外部信号によりリセットされ
た後所定数のクロックパルスが入力された後に所定の信
号を出力するカウンタ部と、 前記カウンタ部からの前記所定の信号に応答して、前記
第１のレジスタ部の出力信号を前記第２のレジスタ部の
入力に導出する第１の出力制御部と、 前記カウンタ部からの前記所定の信号に応答して、前記
第２のレジスタ部の出力信号を出力データ信号として導
出する第２の出力制御部とを備えた、シフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132252A JPH0736280B2 (ja) | 1987-05-28 | 1987-05-28 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132252A JPH0736280B2 (ja) | 1987-05-28 | 1987-05-28 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63298800A JPS63298800A (ja) | 1988-12-06 |
| JPH0736280B2 true JPH0736280B2 (ja) | 1995-04-19 |
Family
ID=15076929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132252A Expired - Fee Related JPH0736280B2 (ja) | 1987-05-28 | 1987-05-28 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736280B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605499A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | レジスタフアイルのリセツト方式 |
-
1987
- 1987-05-28 JP JP62132252A patent/JPH0736280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63298800A (ja) | 1988-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE50879B1 (en) | A logic circuit | |
| US4692640A (en) | Majority circuit comprising binary counter | |
| JPH0736280B2 (ja) | シフトレジスタ | |
| EP0527636B1 (en) | Counter circuit using Johnson-type counter and applied circuit including the same | |
| GB1363707A (en) | Synchronous buffer unit | |
| US5337050A (en) | Serial-to-parallel converter circuit | |
| JPH04351118A (ja) | カウンタ回路 | |
| JPH0683066B2 (ja) | カウンタ回路 | |
| US4581751A (en) | Reversible shift register | |
| JP2690516B2 (ja) | リングカウンタ | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPH02181518A (ja) | リングカウンタ回路 | |
| JP2643470B2 (ja) | 同期カウンタ | |
| JPS62229594A (ja) | Ｆｉｆｏ回路のデ−タ空領域検出回路 | |
| KR930007789Y1 (ko) | 글리치에 따른 시스템 리세트 방지회로 | |
| JPS6390236A (ja) | 誤り率劣化警報回路 | |
| JPH0628151A (ja) | シリアルデータのパラレルラッチ回路 | |
| JPH04243316A (ja) | パルス信号の開始タイミング設定切換方式 | |
| JPS6339938B2 (ja) | ||
| JPH1013216A (ja) | 計数装置 | |
| JPH034933B2 (ja) | ||
| JPS6013527B2 (ja) | カウンタ回路 | |
| JPH0327463A (ja) | データ転送回路 | |
| JPH02201538A (ja) | カウンタ | |
| JPH0758321B2 (ja) | 計数回路のテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |