JPH0748140B2 - Driving method of display device - Google Patents
Driving method of display deviceInfo
- Publication number
- JPH0748140B2 JPH0748140B2 JP17999888A JP17999888A JPH0748140B2 JP H0748140 B2 JPH0748140 B2 JP H0748140B2 JP 17999888 A JP17999888 A JP 17999888A JP 17999888 A JP17999888 A JP 17999888A JP H0748140 B2 JPH0748140 B2 JP H0748140B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- side electrode
- voltage
- scanning
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば容量性フラット・マトリクスディス
プレイパネル(以下、薄膜EL表示装置と呼ぶ)などの表
示装置の駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a display device such as a capacitive flat matrix display panel (hereinafter referred to as a thin film EL display device).
従来の技術 たとえば、二重絶縁型(または三層構造)薄膜EL素子は
次のように構成される。2. Description of the Related Art For example, a double-insulation (or three-layer structure) thin film EL device is constructed as follows.
第7図に示すように、ガラス基板1の上にIn2O3よりな
る帯状の透明電極2を平行に設け、この上にたとえばY2
O3,Si3N4,Al2O3等の誘電物質3a、Mn等の活性剤をドープ
したZnSよりなるEL物質4および上記と同じくY2O3,Si3N
4,TiO2,Al2O3等の誘電物質3bを蒸留法、スパッタリング
法のような薄膜技術を用いて順次500〜10000Åの膜厚に
積層して三層構造にし、その上に上記透明電極2と直交
する方向にAl(アルミニウム)よりなる帯状の背面電極
5を平行に設けている。As shown in FIG. 7, a strip-shaped transparent electrode 2 made of In 2 O 3 is provided in parallel on a glass substrate 1 and, for example, Y 2
Dielectric material 3a such as O 3 , Si 3 N 4 , Al 2 O 3 and EL material 4 consisting of ZnS doped with activator such as Mn and Y 2 O 3 , Si 3 N as above
Dielectric materials 3b such as 4 , TiO 2 and Al 2 O 3 are sequentially laminated using a thin film technique such as a distillation method and a sputtering method to a film thickness of 500 to 10000Å to form a three-layer structure, on which the transparent electrode is formed. A strip-shaped back electrode 5 made of Al (aluminum) is provided in parallel in a direction orthogonal to 2.
上記薄膜EL素子はその電極間に誘電物質3a,3bに狭持さ
れたEL物質4を介在させたものであるから、等価回路的
には容量性素子と見ることができる。また、この薄膜EL
素子は第8図に示す電圧−輝度特性から明らかなごと
く、200V程度の比較的高電圧を印加して駆動される。こ
の薄膜EL素子は交流電界によって高輝度発光し、しかも
長寿命であるという特徴を有している。Since the thin film EL element has the EL material 4 sandwiched between the dielectric materials 3a and 3b between its electrodes, it can be regarded as a capacitive element in terms of an equivalent circuit. Also, this thin film EL
As is clear from the voltage-luminance characteristic shown in FIG. 8, the element is driven by applying a relatively high voltage of about 200V. This thin film EL element is characterized in that it emits light with high brightness due to an AC electric field and has a long life.
上記薄膜EL素子を表示パネルとする薄膜EL表示装置の基
本的な表示駆動は、薄膜EL素子の透明電極2および背面
電極5の一方を走査側電極とし、他方をデータ側電極と
して、データ側電極に発光・非発光を決める表示データ
に対応する変調電圧を与える一方、走査側電極に線順次
に書込み電圧を与えることによって行われる。この表示
駆動によって、上記したEL層4のうちの走査側電極とデ
ータ側電極が交差する画素の部分に、書込み電圧と変調
電圧の重畳効果あるいは相殺効果が生じて、画素には発
光しきい値電圧以上あるいは発光しきい値電圧以下の電
圧(以下、実効電圧と呼ぶ)が印加され、これによって
各画素が発光・非発光の状態になり所定の表示が得られ
る。Basic display driving of a thin film EL display device using the thin film EL element as a display panel is performed by using one of the transparent electrode 2 and the back electrode 5 of the thin film EL element as a scanning side electrode and the other as a data side electrode, and a data side electrode. A modulation voltage corresponding to display data for determining light emission / non-light emission is applied to the scanning side electrode, and a writing voltage is applied to the scanning side electrode line-sequentially. By this display driving, a superimposing effect or a canceling effect of the writing voltage and the modulation voltage is generated in the pixel portion where the scanning side electrode and the data side electrode of the EL layer 4 intersect, and the pixel has a light emission threshold value. A voltage equal to or higher than the voltage or equal to or lower than the light emission threshold voltage (hereinafter referred to as an effective voltage) is applied, whereby each pixel is in a light emitting / non-light emitting state and a predetermined display is obtained.
従来、このような薄膜EL表示装置において、各画素の輝
度を複数段数に変化させる階調表示を行う駆動方法とし
て、データ側電極に印加する変調電圧のパルス幅を階調
表示データ(輝度データ)に応じて変化させ、画素にか
かる実効電圧の面積を制御するパルス幅変調方式が知ら
れている。Conventionally, in such a thin film EL display device, as a driving method for performing gradation display in which the brightness of each pixel is changed in a plurality of stages, the pulse width of the modulation voltage applied to the data side electrode is gradation display data (brightness data). There is known a pulse width modulation method in which the area of the effective voltage applied to the pixel is controlled by changing the pulse width modulation method according to.
発明が解決しようとする課題 ところが、上記した駆動方法では、たとえばデータ側電
極としてライン抵抗の高い透明電極を用いた場合に、デ
ータ側電極に印加される変調電圧がライン抵抗の影響を
受けて、以下に述べるように画素間で輝度差が生じると
いう問題があった。However, in the driving method described above, when a transparent electrode having a high line resistance is used as the data-side electrode, the modulation voltage applied to the data-side electrode is affected by the line resistance, As described below, there is a problem that a luminance difference occurs between pixels.
第9図は、このような輝度差の起こる原因を説明するた
めに示した薄膜EL表示装置の表示パネル6とその駆動回
路の一部との接続構成図である。第9図において、各デ
ータ側電極7a,7bは同図の上辺側に引き出された電極端
部に、このデータ側電極7a,7bに変調電圧VMを印加する
ためのデータ側駆動回路の出力ポート8a,8bがそれぞれ
接続されている。一方、これらのデータ側電極7a,7bと
直交する方向に複数本の走査側電極9a,9b,9c,9dが互い
に平行に配列され、各走査側電極9a〜9dは第9図の左辺
側に引き出された電極端部に、これらに書込み電圧−VW
を印加するための走査側駆動回路の出力ポート10a,10b,
10c,10dがそれぞれ接続されている。なお、第9図では
各データ側電極7a,7bの途中のライン抵抗を抵抗Rで示
している。FIG. 9 is a connection configuration diagram showing the display panel 6 of the thin-film EL display device and a part of its drive circuit for explaining the cause of such a brightness difference. In FIG. 9, each data-side electrode 7a, 7b is an output of a data-side drive circuit for applying a modulation voltage V M to the data-side electrode 7a, 7b at the electrode end portion pulled out to the upper side of the same figure. Ports 8a and 8b are connected to each other. On the other hand, a plurality of scanning side electrodes 9a, 9b, 9c, 9d are arranged in parallel to each other in a direction orthogonal to these data side electrodes 7a, 7b, and each scanning side electrode 9a-9d is on the left side of FIG. At the drawn electrode ends, write voltage -V W
Output port 10a, 10b of the scanning side drive circuit for applying
10c and 10d are connected respectively. In FIG. 9, the line resistance in the middle of each data side electrode 7a, 7b is indicated by a resistance R.
上記構成の薄膜EL表示装置において、たとえばデータ側
電極7a上に位置する2つの画素11A,11Dを同一輝度に発
光させるために、走査側電極10aに発光しきい値電圧Vth
に相当する書込み電圧−VWが印加される場合と、走査側
電極10dに同じ書込み電圧−VWが印加される場合とにお
いて、データ側駆動回路の出力ポート8aからデータ側電
極7aに印加する変調電圧VMとして同一波形の電圧を印加
した場合を想定する。In the thin film EL display device having the above structure, for example, in order to cause the two pixels 11A and 11D located on the data side electrode 7a to emit light with the same brightness, the scanning side electrode 10a has a light emission threshold voltage Vth.
Is applied to the data side electrode 7a from the output port 8a of the data side drive circuit in the case where the write voltage −V W corresponding to is applied and the same write voltage −V W is applied to the scanning side electrode 10d. It is assumed that a voltage having the same waveform is applied as the modulation voltage V M.
出力ポート8aに近い位置にある画素11Aでは、出力ポー
ト8aから画素11Aまでのデータ側電極7aのライン長さが
短いため、そのライン抵抗の影響をほとんど受けず、し
たがって画素11Aには第10図(1)に示すように出力ポ
ート8aから出力される変調電圧VMとほぼ同一波形の電圧
が印加されることになる。このとき、走査側駆動回路の
出力ポート10aから走査側電極9aに対して第10図(2)
に示すような波形の書込み電圧−VWが印加されると、画
素11Aには第10図(3)に示す波形の実効電圧が印加さ
れる。In the pixel 11A located near the output port 8a, the line length of the data-side electrode 7a from the output port 8a to the pixel 11A is short, so that it is hardly affected by the line resistance, and therefore the pixel 11A has the same configuration as that shown in FIG. As shown in (1), a voltage having substantially the same waveform as the modulation voltage V M output from the output port 8a is applied. At this time, from the output port 10a of the scanning side driving circuit to the scanning side electrode 9a, as shown in FIG.
When the write voltage -V W having a waveform as shown in FIG. 10 is applied, the effective voltage having the waveform shown in FIG. 10 (3) is applied to the pixel 11A.
これに対して、出力ポート8aから遠い位置にある画素11
Dでは、出力ポート8aから画素11Dまでのデータ側電極7a
のライン長さが長くその間のライン抵抗Rが大きくなる
ため、変調電圧VMはライン抵抗Rの影響を大きく受け
る。したがって、画素11Dには第11図(1)に示すよう
に出力ポート8aから出力される変調電圧VMを積分回路に
通したような積分波形の電圧が印加されることになる。
このとき、走査側駆動回路の出力ポート10dから走査側
電極9dに対し第11図(2)に示すような波形の書込み電
圧−VWが印加されると、画素11Dには第11図(3)に示
す波形の実効電圧が印加される。On the other hand, the pixel 11 located far from the output port 8a
In D, the data side electrode 7a from the output port 8a to the pixel 11D
Since the line length is long and the line resistance R between them becomes large, the modulation voltage V M is greatly affected by the line resistance R. Therefore, as shown in FIG. 11 (1), the pixel 11D is applied with a voltage having an integral waveform such that the modulation voltage V M output from the output port 8a is passed through the integrator circuit.
At this time, when the write voltage −V W having a waveform as shown in FIG. 11 (2) is applied from the output port 10d of the scan side drive circuit to the scan side electrode 9d, the pixel 11D is shown in FIG. The effective voltage having the waveform shown in () is applied.
画素11A,11Dにかかる実効電圧のうち、実質的に発光に
寄与する電圧は発光しきい値電圧Vth以上の部分である
から、第10図(3)の波形と第11図(3)の波形を発光
しきい値電圧Vth以上の部分について比較すると、第11
図(3)の波形の方が斜線を施した面域分だけ面積が広
くなっている。この面積の差はそのまま輝度の差となる
から、画素11A,11Dの間では、同一の輝度に発光させる
はずであったにもかかわらず、画素11Aよりも画素11Dの
方が明るくなってしまうことになる。Of the effective voltages applied to the pixels 11A and 11D, the voltage that substantially contributes to light emission is the light emission threshold voltage Vth or higher, so the waveforms of FIG. 10 (3) and FIG. 11 (3) Is compared with the light emission threshold voltage Vth or higher,
The area of the waveform in FIG. (3) is wider by the shaded area. Since this difference in area becomes the difference in brightness as it is, the pixel 11D becomes brighter than the pixel 11A even though the pixels 11A and 11D were supposed to emit light at the same brightness. become.
つまり、同じ波形の変調電圧VMを印加しても、出力ポー
トに近い画素ほど暗く、また遠い画素ほど明るくなると
いった輝度のばらつきが生じ、階調が同じであるはずの
上下に隣合った画素間で輝度差ができるなどして表示品
質を低下させてしまうことになる。That is, even if the modulation voltage V M having the same waveform is applied, the pixels closer to the output port become darker and the pixels farther from the output port become brighter. There is a difference in brightness between the images, which deteriorates the display quality.
したがって、本発明の目的は、データ側電極のライン抵
抗の影響を受けることなく、同一の階調表示データに対
して各画素を均一の輝度に発光させることができる表示
装置の駆動方法を提供することである。Therefore, an object of the present invention is to provide a driving method of a display device capable of causing each pixel to emit light with uniform brightness for the same gradation display data without being affected by the line resistance of the data side electrode. That is.
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させ、
データ側電極にはその一方の電極端部側から表示データ
に応じてパルス幅を変化させた変調電圧を印加する一
方、走査側電極には線順次で書込み電圧を印加して、走
査側電極とデータ側電極が交差する部分の誘電層からな
る各画素を非発光状態と数段階に亘つて輝度の異なる発
光状態とにする表示装置の駆動方法において、 データ側電極に印加される変調電圧に対して、そのパル
ス幅を走査側電極の線順次に従つて順次減少または増加
させる補正を行つて、同一表示データに対してすべての
画素が同一輝度となるようにしたことを特徴とする表示
装置の駆動方法である。Means for Solving the Problems According to the present invention, a dielectric layer is interposed between a plurality of scanning side electrodes and a plurality of data side electrodes arranged in directions intersecting with each other,
A modulation voltage with a pulse width changed according to display data is applied to the data-side electrode from one electrode end side, while a writing voltage is applied line-sequentially to the scanning-side electrode to connect with the scanning-side electrode. In a method of driving a display device in which each pixel formed of a dielectric layer at a portion where the data-side electrode intersects is brought into a non-light-emitting state and a light-emitting state in which luminance is different over several steps, a modulation voltage applied to the data-side electrode is applied. Then, the pulse width is corrected so as to be sequentially decreased or increased according to the line sequence of the scanning side electrodes so that all pixels have the same brightness for the same display data. It is a driving method.
作 用 本発明に従えば、データ側電極のライン抵抗の影響によ
って画素に加わる変調電圧のパルス幅が増加し、または
減少する分だけ、予め変調電圧のパルス幅が広くまたは
狭く補正して設定されるため、同一表示データに対して
すべての画素が同一の輝度で発光する。Operation According to the present invention, the pulse width of the modulation voltage is set to be wider or narrower in advance by the amount that the pulse width of the modulation voltage applied to the pixel increases or decreases due to the influence of the line resistance of the data side electrode. Therefore, all pixels emit the same brightness for the same display data.
実施例 第1図は、本発明の一実施例である駆動方法が適用され
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。図において、表示パネル13は薄膜EL素子からなり、
その具体的構成は従来技術において説明した場合の構成
と同じであるので、ここではその説明を省略する。表示
パネル13に配列されている複数の走査側電極Y1,Y2,…,Y
m−1,Ym(以下、任意の走査側電極については符号Yで
表す)は、第1図の右辺側に設けられている走査側駆動
回路14に接続されている。また、走査側電極Y1〜Ymと直
交する方向に向けて配列されている複数のデータ側電極
X1,X2,…,Xn−1,Xn(以下、任意のデータ側電極につい
ては符号Xで表す)は、第1図の上辺側に設けられてい
るデータ側駆動回路15に接続されている。Embodiment FIG. 1 is a block diagram showing a schematic structure of a thin film EL display device to which a driving method according to an embodiment of the present invention is applied. In the figure, the display panel 13 is composed of a thin film EL element,
Since its specific configuration is the same as the configuration described in the related art, its description is omitted here. A plurality of scanning-side electrodes Y1, Y2, ..., Y arranged on the display panel 13
m−1, Ym (hereinafter, represented by reference numeral Y for any scanning side electrode) are connected to the scanning side drive circuit 14 provided on the right side of FIG. Also, a plurality of data side electrodes arranged in a direction orthogonal to the scan side electrodes Y1 to Ym.
Xn-1, X2, ..., Xn−1, Xn (hereinafter, any data-side electrode is represented by symbol X) are connected to a data-side drive circuit 15 provided on the upper side of FIG.
走査側駆動回路14では、各走査側電極Y1〜Ymに対して個
別的に出力ポート16が接続され、この出力ポート16を介
して電源17から書込み電圧−VWが各走査側電極Y1〜Ymに
選択的に印加される。これらの各出力ポート16はシフト
レジスタ18に接続されており、シフトレジスタ18のクロ
ック入力端子から入力されるクロックCLK3に同期してシ
フトレジスタ18に走査側電極Y1〜Ymを線順次で設定する
ための走査データS−DATAが転送され、それによって各
出力ポート16が走査側電極Y1〜Ymの線順次に従ってオン
動作する。In the scan side drive circuit 14, the output port 16 is individually connected to each of the scan side electrodes Y1 to Ym, and the write voltage −V W from the power supply 17 is supplied to each of the scan side electrodes Y1 to Ym through the output port 16. Is selectively applied to. Each of these output ports 16 is connected to the shift register 18, and in order to set the scanning side electrodes Y1 to Ym in the shift register 18 in line sequential order in synchronization with the clock CLK3 input from the clock input terminal of the shift register 18. Of the scan data S-DATA is transferred, whereby each output port 16 is turned on in accordance with the line order of the scan side electrodes Y1 to Ym.
一方、データ側駆動回路15では、各データ側電極X1〜Xn
に対して個別的に出力ポート19が接続され、この出力ポ
ート19を介して電源20から変調電圧VMが各データ側電極
X1〜Xnに選択的に印加される。また、出力ポート19の設
定状態によっては、各データ側電極X1〜Xnがグランドに
クランプされる。On the other hand, in the data side driving circuit 15, each data side electrode X1 to Xn
The output port 19 is individually connected to the output port 19, and the modulation voltage V M is supplied from the power supply 20 via the output port 19 to each electrode on the data side.
It is selectively applied to X1 to Xn. Further, depending on the setting state of the output port 19, the data side electrodes X1 to Xn are clamped to the ground.
これらの出力ポート19はコンパレータ21に接続されてい
る。このコンパレータ21はラッチ回路22を介してシフト
レジスタ23に接続されている。シフトレジスタ23は、そ
のクロック入力端子から入力されるクロックCLK1に同期
してシフト動作し各データ側電極X1〜Xnに対応する階調
表示データを転送するための回路であり、シフトレジス
タ23に転送されたあとコンパレータ21に送られる。These output ports 19 are connected to the comparator 21. The comparator 21 is connected to the shift register 23 via the latch circuit 22. The shift register 23 is a circuit for performing a shift operation in synchronization with the clock CLK1 input from its clock input terminal and transferring the gray scale display data corresponding to each of the data side electrodes X1 to Xn, and transfers it to the shift register 23. After being processed, it is sent to the comparator 21.
コンパレータ21は、カウンタ24から与えられる3ビット
のパラレルデータとラッチ回路22から与えられる階調表
示データとを比較して、階調表示データに対応する階調
幅を決定する機能を持つ。なお第1図において、表示パ
ネル13における各画素はコンデンサによって等価的に表
されている。The comparator 21 has a function of comparing the 3-bit parallel data supplied from the counter 24 with the gradation display data supplied from the latch circuit 22 to determine the gradation width corresponding to the gradation display data. In FIG. 1, each pixel on the display panel 13 is equivalently represented by a capacitor.
第3図は、データ側電極X1〜Xnのライン抵抗によって生
じる画素間の輝度差を補正するための補正回路を示すブ
ロック図である。第3図の補正回路において、クロック
発生器25は階調表示データに応じた階調幅を決定するた
めの基本クロックCLKを発生する回路であり、その入力
端子から与えられるイネーブル信号CLKEによって動作可
能とされる。FIG. 3 is a block diagram showing a correction circuit for correcting the luminance difference between pixels caused by the line resistance of the data side electrodes X1 to Xn. In the correction circuit shown in FIG. 3, the clock generator 25 is a circuit for generating a basic clock CLK for determining the gradation width according to the gradation display data, and is operable by an enable signal CLKE given from its input terminal. To be done.
このクロック発生器25の次段には、基本クロックCLKを
予め定めた量だけ遅延させてデータ側駆動回路15のカウ
ンタ24のクロックCLK2として与える遅延回路26が接続さ
れている。また、この遅延回路26には、走査ライン位置
検出回路27が接続されている。走査ライン位置検出回路
27は、入力端子31から入力される水平同期信号HDをクロ
ックとしてこれをカウントアップする機能とカウントダ
ウンする機能とを持ち、入力端子32から入力される垂直
同期信号VDによってリセットされる。A delay circuit 26, which delays the basic clock CLK by a predetermined amount and provides it as the clock CLK2 of the counter 24 of the data side drive circuit 15, is connected to the next stage of the clock generator 25. A scanning line position detection circuit 27 is connected to the delay circuit 26. Scan line position detection circuit
27 has a function of counting up and a function of counting down the horizontal synchronizing signal HD input from the input terminal 31 as a clock, and is reset by the vertical synchronizing signal VD input from the input terminal 32.
走査ライン位置検出回路27のカウントアップ信号または
カウントダウン信号は遅延回路26に送られ、その信号に
応じた量だけ遅延回路26で遅延処理が行われる。走査ラ
イン位置検出回路27の入力端子33には、上記したカウン
トアップ信号およびカウントダウン信号のいずれを遅延
回路26に送るかを決めるための信号EDDが入力される。
この実施例では信号EDDは「L」レベルに設定され、遅
延回路26にはカウントダウン信号が送られる。なお、前
記信号EDDが「H」レベルに設定される場合には、カウ
ントアップ信号が遅延回路26に送られる。The count-up signal or count-down signal of the scanning line position detection circuit 27 is sent to the delay circuit 26, and the delay circuit 26 performs delay processing by an amount according to the signal. A signal EDD for determining which of the count-up signal and the count-down signal described above to be sent to the delay circuit 26 is input to the input terminal 33 of the scanning line position detection circuit 27.
In this embodiment, the signal EDD is set to "L" level, and the delay circuit 26 is supplied with the countdown signal. When the signal EDD is set to "H" level, a count-up signal is sent to the delay circuit 26.
次に、第1図に示す薄膜EL表示装置の基本的な動作を第
2図に示すタイミング・チャートを参照して説明する。Next, the basic operation of the thin film EL display device shown in FIG. 1 will be described with reference to the timing chart shown in FIG.
データ側駆動回路15のシフトレジスタ23には、クロック
CLK1に同期して階調表示データが3ビットのバイナリコ
ードの形で転送される。この3ビットの階調表示データ
は、ラッチ回路22で一時保持される。この状態のもと
で、コンパレータ21およびカウンタ24にそれまで入力さ
れていたクリア信号▲▼が第2図(1)に示すよ
うに解除されると(時刻t1)、ラッチ回路22で保持され
ていた階調表示データのうち「0」のデータに対応する
データ側電極Xがグランドにクランプされ、それ以外の
データに対応するデータ側電極Xはすべて変調電圧VMに
引き上げられる。The shift register 23 of the data side drive circuit 15 has a clock
The gradation display data is transferred in the form of a 3-bit binary code in synchronization with CLK1. The 3-bit gradation display data is temporarily held by the latch circuit 22. Under this condition, when the clear signal ▲ ▼ input to the comparator 21 and the counter 24 until then is released as shown in FIG. 2 (1) (time t1), it is held in the latch circuit 22. The data side electrode X corresponding to the data of "0" in the gray scale display data is clamped to the ground, and all the data side electrodes X corresponding to the other data are raised to the modulation voltage V M.
いま、たとえばデータ側駆動回路15のデータ側電極X1,X
2,Xn−1,Xnに対応する出力ポート19に、それぞれ階調表
示データ「0」,「2」,「4」,「7」が与えられる
ものとする。このとき、データ側電極X1の出力ポート19
はクリア信号▲▼の解除を同時にグランドにクラ
ンプされて、第2図(3)の波形となる。すなわち階調
幅は零に設定される。Now, for example, the data side electrodes X1 and X of the data side drive circuit 15
It is assumed that the gradation display data "0", "2", "4", "7" are applied to the output ports 19 corresponding to 2, Xn-1, Xn, respectively. At this time, the output port 19 of the data side electrode X1
Is cleared to the ground simultaneously with the release of the clear signal ▲ ▼, and the waveform shown in FIG. That is, the gradation width is set to zero.
またデータ側電極X2の出力ポート19では、カウンタ24が
カウントするクロックCLK2(第2図(2)参照)のカウ
ント値がコンパレータ21で階調表示データ「2」と比較
され、そのカウント値が「2」となったタイミング(時
刻t2)でグランドにクランプされて、第2図(4)に示
す波形の階調幅T2が設定される。同様に、データ側電極
Xn−1の出力ポート19は、カウンタ24のカウント値が
「4」となったタイミング(時刻t3)でグランドにクラ
ンプされて、第2図(5)に示す波形の階調幅T4が設定
される。データ側電極Xnの出力ポート19についても、カ
ウンタ24のカウント値が「7」となったタイミング(時
刻t4)でグランドにクランプされて、第2図(6)に示
す波形の階調幅T7が設定される。したがって、それぞれ
のデータ側電極X1,X2,Xn−1,Xnには階調表示データ
「0」,「2」,「4」,「7」に相当するパルス幅の
変調電圧VMが印加されることになる。Further, at the output port 19 of the data-side electrode X2, the count value of the clock CLK2 (see FIG. 2 (2)) counted by the counter 24 is compared with the gradation display data “2” by the comparator 21, and the count value is “ It is clamped to the ground at the timing of "2" (time t2), and the gradation width T2 of the waveform shown in FIG. 2 (4) is set. Similarly, the data side electrode
The output port 19 of Xn-1 is clamped to the ground at the timing (time t3) when the count value of the counter 24 becomes "4", and the gradation width T4 of the waveform shown in FIG. 2 (5) is set. . The output port 19 of the data side electrode Xn is also clamped to the ground at the timing (time t4) when the count value of the counter 24 becomes “7”, and the gradation width T7 of the waveform shown in FIG. 2 (6) is set. To be done. Therefore, the modulation voltage V M having a pulse width corresponding to the gradation display data “0”, “2”, “4”, “7” is applied to each of the data side electrodes X1, X2, Xn−1, Xn. Will be.
一方、走査側駆動回路14では、データ側駆動回路15にお
いてクリア信号▲▼が解除されている間に、全出
力ポート16のうちの1つだけがオンとなり、これに対応
する1つの走査側電極Yだけに書込み電圧−VWが印加さ
れる。On the other hand, in the scanning side drive circuit 14, only one of all the output ports 16 is turned on while the clear signal ▲ ▼ is released in the data side drive circuit 15, and one scanning side electrode corresponding to this is turned on. The write voltage −V W is applied only to Y.
以上の動作が、走査側電極Yの線順次に従つて繰り返さ
れることによって、各走査側電極Y上に位置する画素が
階調表示データに応じた輝度で発光しあるいは非発光と
なり、全体として輝度に階調のある画面が表示される。By repeating the above operation in line-sequential order of the scanning-side electrodes Y, the pixels located on each scanning-side electrode Y emit light or do not emit light with the brightness according to the gradation display data, and the brightness as a whole is increased. A screen with gradation is displayed on.
次に、第3図に示す補正回路による輝度補正の動作を第
4図に示すタイミング・チャートを参照して説明する。Next, the brightness correction operation by the correction circuit shown in FIG. 3 will be described with reference to the timing chart shown in FIG.
クロック発生器25は、階調幅を決定するための基本とな
る第4図(1)に示す波形の基本クロックCLKを出力す
る。走査ライン位置検出回路27では、垂直同期信号VDを
受けてリセツトされたあと、水平同期信号HDをクロック
として、これをカウントダウンする動作が行われる。こ
のカウントダウン動作では、1フィールド分の水平同期
信号HDの数「m」が初期値として設定される。1フィー
ルド中の第1番目の水平同期信号HDがカウントされる
と、そのカウントダウン信号「m−1」が遅延回路26に
送られる。遅延回路26では、このカウントダウン信号
「m−1」に応じた量だけ基本クロックCLKに対して第
4図(2)に示すように遅延処理が施され、そのクロッ
クはデータ側駆動回路15のカウンタ24のクロックCLK2と
して与えられる。The clock generator 25 outputs a basic clock CLK having a waveform shown in FIG. 4 (1) which is a basis for determining the gradation width. In the scanning line position detection circuit 27, after the vertical synchronizing signal VD is received and reset, the horizontal synchronizing signal HD is used as a clock to count down. In this countdown operation, the number "m" of horizontal synchronizing signals HD for one field is set as an initial value. When the first horizontal synchronizing signal HD in one field is counted, the countdown signal “m−1” is sent to the delay circuit 26. In the delay circuit 26, the basic clock CLK is delayed by an amount corresponding to the countdown signal "m-1" as shown in FIG. 4 (2), and the clock is applied to the counter of the data side drive circuit 15. Given as 24 clocks CLK2.
この場合、カウントダウン信号「m−1」は大きいの
で、クロックCLK2の基本クロックCLKに対する遅延量Ta
も大きい。したがって、データ側駆動回路15において
は、そのカウンタ24でのクロックCLK2のカウントを開始
するタイミングが大きく遅れ、階調データに対応したパ
ルス幅tAよりも上記した遅延量Taだけ大きいパルス幅tA
+Taの変調電圧VMが印加される。In this case, since the countdown signal "m-1" is large, the delay amount Ta of the clock CLK2 with respect to the basic clock CLK is Ta.
Is also big. Therefore, in the data side drive circuit 15, the timing at which the counter 24 starts counting the clock CLK2 is greatly delayed, and the pulse width tA larger than the pulse width tA corresponding to the grayscale data by the delay amount Ta described above.
The modulation voltage V M of + Ta is applied.
第5図は、このときの第1番目の走査側電極Y1とデータ
側電極X1との交差位置にある画素Aに対する印加電圧の
波形を示している。そのうち、第5図(1)はデータ側
電極X1から加えられる変調電圧VMの波形を示し、第5図
(2)は第1番目の走査側電極Y1から加えられる発光し
きい値電圧Vthに相当する書込み電圧−VWの波形を示し
ている。このとき上記画素Aに印加される実効電圧は第
5図(3)に示すような波形となる。FIG. 5 shows the waveform of the applied voltage to the pixel A at the intersection of the first scanning side electrode Y1 and the data side electrode X1 at this time. 5 (1) shows the waveform of the modulation voltage V M applied from the data side electrode X1, and FIG. 5 (2) shows the light emission threshold voltage Vth applied from the first scanning side electrode Y1. The waveform of the corresponding write voltage −V W is shown. At this time, the effective voltage applied to the pixel A has a waveform as shown in FIG.
すなわち、この画素Aには上記したように階調表示デー
タに対応したパルス幅tAよりもクロックCLK2の遅延量Ta
だけ広いパルス幅tA+Taの変調電圧VMが印加されること
から、実効電圧において発光に寄与する発光しきい値電
圧Vth以上の部分のうち、第5図(3)に斜線を施した
部分だけ面積が増大し、その面積増大分だけ高い輝度に
補正されることになる。That is, as described above, the pixel A has a delay amount Ta of the clock CLK2 rather than the pulse width tA corresponding to the gradation display data.
Since a modulation voltage V M with a pulse width tA + Ta that is as wide as possible is applied, only the area shaded in FIG. 5 (3) is the area above the light emission threshold voltage Vth that contributes to light emission at the effective voltage. Is increased, and the brightness is corrected to be higher by the increased area.
第3図の補正回路において、走査ライン位置検出回路27
のカウントダウンが進んでそのカウントダウン信号が
「m−m」つまり「0」になると、遅延回路26で施され
る遅延量は零となり、クロックCLK2の基本クロックCLK
に対する遅延量も零となる。したがって、データ側駆動
回路15においては、そのカウンタ24でのクロックCLK2の
カウントを開始するタイミングは遅れず、階調表示デー
タに対応したパルス幅tAの変調電圧VMが印加さる。この
場合、走査ライン位置検出回路27のカウントダウン信号
が「m−m」であるから、走査側電極Ymに書込み電圧−
VWが印加される。In the correction circuit of FIG. 3, the scanning line position detection circuit 27
When the countdown signal of "CLK" advances and the countdown signal becomes "m-m", that is, "0", the delay amount applied by the delay circuit 26 becomes zero, and the basic clock CLK2 of the clock CLK2.
The amount of delay with respect to is also zero. Therefore, in the data side drive circuit 15, the timing for starting the counting of the clock CLK2 in the counter 24 is not delayed, the modulation voltage V M is applied monkey pulse width tA corresponding to the gradation display data. In this case, since the countdown signal of the scanning line position detection circuit 27 is “m−m”, the writing voltage − is applied to the scanning side electrode Ym.
V W is applied.
第6図は、このときの第m番目の走査側電極Ymと上記し
た場合と同じデータ側電極X1との交差位置にある画素B
に対する印加電圧の波形を示している。そのうち、第6
図(1)はデータ側電極X1から加えられる変調電圧V
Mが、透明電極のライン抵抗の影響を受けた積分波形を
示し、第6図(2)は第m番目の走査側電極Ymから加え
られる発光しきい値電圧Vthに相当する書込み電圧−VM
の波形を示している。したがって、このとき上記画素B
に印加される実効電圧は第6図(3)に示すような波形
となる。FIG. 6 shows a pixel B at the intersection position of the m-th scanning-side electrode Ym at this time and the same data-side electrode X1 as described above.
The waveform of the applied voltage with respect to is shown. Of which, the sixth
Figure (1) shows the modulation voltage V applied from the data electrode X1.
M shows an integral waveform affected by the line resistance of the transparent electrode, and FIG. 6 (2) shows a writing voltage −V M corresponding to the light emission threshold voltage Vth applied from the mth scanning-side electrode Ym.
Shows the waveform of. Therefore, at this time, the pixel B
The effective voltage applied to has a waveform as shown in FIG.
この場合の画素Bは出力ポート19から遠い位置にあるた
め、ライン抵抗の影響を大きく受け、印加される変調電
圧VMは第6図(1)のような積分波形となり、実効電圧
において発光に寄与する発光しきい値電圧Vth以上の部
分のうち、第6図(3)に斜線を施した部分が増大する
ことになる。Since the pixel B in this case is located far from the output port 19, it is greatly affected by the line resistance, and the applied modulation voltage V M has an integrated waveform as shown in FIG. 6 (1), and emits light at the effective voltage. Of the contributing light emission threshold voltage Vth or higher, the shaded portion in FIG. 6C increases.
ところが、このとき先述した第1番目の走査側電極Y1上
に位置する画素Aと同じ階調表示データが今度の画素B
にも設定されるものとすると、先述したように階調表示
データに対応したパルス幅tAよりも大きいパルス幅tA+
Taの変調電圧VMが印加される画素Aの場合の実効電圧に
おいて生じた第5図(3)に斜線を施した面積増加分
は、画素Bに印加される実効電圧において第6図(3)
に斜線を施して示すライン抵抗の影響による面積増加分
とほぼ等しくなる。すなわち、同じデータ側電極X1上に
位置する画素A,B間では、同じ階調表示データに対して
同一輝度となる。However, at this time, the same gradation display data as that of the pixel A located on the first scanning-side electrode Y1 described above is used for the next pixel B.
If it is also set to, the pulse width tA + which is larger than the pulse width tA corresponding to the gradation display data as described above.
The area increase shown by hatching in FIG. 5 (3) in the effective voltage in the case of the pixel A to which the Ta modulation voltage V M is applied is shown in FIG. 6 (3) in the effective voltage applied to the pixel B. )
Is almost equal to the area increase due to the influence of the line resistance shown by hatching. That is, the pixels A and B located on the same data side electrode X1 have the same brightness for the same gradation display data.
上記した輝度補正の補正量は、走査ライン位置検出回路
27のカウントダウン信号の値に応じて決定され、そのカ
ウントダウン信号の値はそのとき書込み電圧−VWが印加
されている走査側電極Yの位置を示しているので、結
局、ライン抵抗の増加する分だけ、輝度補正の補正量は
走査側電極Yの線順次に従って減少して行き、ライン抵
抗の影響による輝度の増加分と輝度補正による輝度の増
加分との和が常に一定となる。The correction amount of the above-described brightness correction is the scanning line position detection circuit.
The value of the countdown signal is determined according to the value of the countdown signal 27, and the value of the countdown signal indicates the position of the scanning side electrode Y to which the writing voltage −V W is applied at that time. However, the correction amount of the brightness correction decreases in line-sequential order of the scanning side electrode Y, and the sum of the increase in brightness due to the influence of the line resistance and the increase in brightness due to the brightness correction is always constant.
このようにして、全画面に亘る各画素間では、同じ階調
表示データに対して同一輝度を得ることができる。In this way, the same brightness can be obtained for the same gradation display data among the pixels over the entire screen.
なお、本実施例では、第5図および第6図に示すよう
に、画素にかかる実効電圧のうち発光に寄与する部分か
ら変調電圧VMの立上り部分が外れるように変調電圧VMの
印加タイミングを設定しているので、変調電圧VMがライ
ン抵抗の影響を受けて積分波形となった場合のその立上
り部分が問題となることはない。一方、変調電圧VMの立
下り部分が実効電圧の発光に寄与する部分から外れるよ
うに変調電圧VMの印加タイミングを設定する場合には、
積分波形の立下り部分が問題となることはないが、今度
は立上り部分が問題となる。この積分波形の立上り部分
は、上記した実施例の場合とは逆にライン抵抗の影響が
大きくなるにつれて画素にかかる実効電圧の面積を小さ
くするように働くので、この場合の輝度補正は本実施例
と逆にすればよいことになる。すなわち、第3図に示し
た走査ライン位置検出回路27の入力端子に加わる信号ED
Dを上記した実施例とは逆に「H」レベルに設定すれば
よい。In the present embodiment, as shown in FIG. 5 and FIG. 6, the application timing of the modulation voltage V M as the rising portion of the modulation voltage V M from the portion contributing to light emission is out of the effective voltage applied to the pixel Therefore, when the modulation voltage V M is affected by the line resistance and becomes an integral waveform, its rising portion does not pose a problem. On the other hand, when the trailing edge of the modulation voltage V M to set the application timing of the modulation voltage V M to deviate from the portion contributing to light emission of the effective voltage,
The falling part of the integrated waveform does not matter, but this time the rising part does matter. Contrary to the case of the above-mentioned embodiment, the rising portion of this integral waveform works so as to reduce the area of the effective voltage applied to the pixel as the influence of the line resistance increases. Therefore, the luminance correction in this case is performed in this embodiment. The opposite is true. That is, the signal ED applied to the input terminal of the scanning line position detection circuit 27 shown in FIG.
Contrary to the above embodiment, D may be set to the "H" level.
発明の効果 以上のように、本発明の表示装置の駆動方法によれば、
データ側電極のライン抵抗の影響によって画素に加わる
変調電圧のパルス幅が増加する分だけ、予め変調電圧の
パルス幅を補正して設定するようにしているので、同一
表示データに対してすべての画素を同一の輝度で発光さ
せることができる。As described above, according to the driving method of the display device of the present invention,
Since the pulse width of the modulation voltage applied to the pixel increases due to the influence of the line resistance of the data-side electrode, the pulse width of the modulation voltage is corrected and set in advance. Can emit light with the same brightness.
第1図は本発明の一実施例である駆動方法が適用される
薄膜EL表示装置の概略構成を示すブロック図、第2図は
その基本動作を示すタイミング・チャート、第3図はそ
の薄膜EL表示装置の輝度補正を行う補正回路の概略構成
を示すブロック図、第4図はその補正回路の動作を示す
タイミング・チャート、第5図はその薄膜EL表示装置の
第1番目の走査側電極上に位置する画素に加わる電圧を
示す波形図、第6図はその薄膜EL表示装置の第m番目の
走査側電極上に位置する画素に加わる電圧を示す波形
図、第7図は薄膜EL素子の一部切欠き斜視図、第8図は
薄膜EL素子の印加電圧−輝度特性を示すグラフ、第9図
は従来の駆動方法が適用される薄膜EL表示装置の要部の
概略構成を示す回路図、第10図はその薄膜EL表示装置の
出力ポートに近い走査側電極上に位置する画素に加わる
電圧を示す波形図、第11図はその薄膜EL表示装置の出力
ポートから遠い走査側電極上に位置する画素に加わる電
圧を示す波形図である。 13……表示パネル、14……走査側駆動回路、15……デー
タ側駆動回路、X1〜Xn……データ側電極、Y1〜Ym……走
査側電極、25……クロック発生器、26……遅延回路、27
……走査ライン位置検出回路FIG. 1 is a block diagram showing a schematic configuration of a thin film EL display device to which a driving method according to an embodiment of the present invention is applied, FIG. 2 is a timing chart showing its basic operation, and FIG. FIG. 4 is a block diagram showing a schematic configuration of a correction circuit for correcting the brightness of the display device, FIG. 4 is a timing chart showing the operation of the correction circuit, and FIG. 5 is on the first scanning side electrode of the thin film EL display device. 6 is a waveform diagram showing the voltage applied to the pixel located on the pixel, FIG. 6 is a waveform diagram showing the voltage applied to the pixel located on the m-th scanning side electrode of the thin film EL display device, and FIG. Partially cutaway perspective view, FIG. 8 is a graph showing applied voltage-luminance characteristics of a thin film EL element, and FIG. 9 is a circuit diagram showing a schematic configuration of a main part of a thin film EL display device to which a conventional driving method is applied. , Fig. 10 shows the scanning side voltage near the output port of the thin film EL display device. Waveform diagram showing the voltage applied to the pixel located above, FIG. 11 is a waveform diagram showing voltages applied to pixels located farther scanning side on the electrode from the output port of the thin film EL display device. 13 ... Display panel, 14 ... Scan side drive circuit, 15 ... Data side drive circuit, X1 to Xn ... Data side electrode, Y1 to Ym ... Scan side electrode, 25 ... Clock generator, 26 ... Delay circuit, 27
... Scan line position detection circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭59−228698(JP,A) 特開 昭59−121390(JP,A) 特開 昭59−53891(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hiroshi Kishishita 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (72) Hisashi Kamiide 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Corporation (56) Reference JP-A-59-228698 (JP, A) JP-A-59-121390 (JP, A) JP-A-59-53891 (JP, A)
Claims (1)
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極にはその一方の電極端部側から表示デ
ータに応じてパルス幅を変化させた変調電圧を印加する
一方、走査側電極には線順次で書込み電圧を印加して、
走査側電極とデータ側電極が交差する部分の誘電層から
なる各画素を非発光状態と数段階に亘つて輝度の異なる
発光状態とにする表示装置の駆動方法において、 データ側電極に印加される変調電圧に対して、そのパル
ス幅を走査側電極の線順次に従つて順次減少または増加
させる補正を行つて、同一表示データに対してすべての
画素が同一輝度となるようにしたことを特徴とする表示
装置の駆動方法。1. A dielectric layer is interposed between a plurality of scanning-side electrodes and a plurality of data-side electrodes arranged in a direction intersecting with each other, and the data-side electrode is provided with a display data from one electrode end side thereof. While applying the modulation voltage with the pulse width changed, the writing voltage is applied line-sequentially to the scanning side electrode,
In a driving method of a display device in which each pixel formed of a dielectric layer at a portion where a scanning side electrode and a data side electrode intersect is brought into a non-light emitting state and a light emitting state in which luminance is different over several steps, a voltage is applied to a data side electrode. The pulse width of the modulation voltage is sequentially decreased or increased in accordance with the line sequence of the scanning-side electrodes so that all pixels have the same brightness for the same display data. Method for driving display device.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999888A JPH0748140B2 (en) | 1988-07-18 | 1988-07-18 | Driving method of display device |
| DE3850964T DE3850964T2 (en) | 1988-06-07 | 1988-12-09 | Method and device for controlling a capacitive display device. |
| DE3856011T DE3856011T2 (en) | 1988-06-07 | 1988-12-09 | Method and device for controlling a capacitive display device |
| EP94200046A EP0595792B1 (en) | 1988-06-07 | 1988-12-09 | Method and apparatus for driving capacitive display device |
| EP88311705A EP0345399B1 (en) | 1988-06-07 | 1988-12-09 | Method and apparatus for driving capacitive display device |
| US07/735,763 US5311169A (en) | 1988-06-07 | 1991-07-26 | Method and apparatus for driving capacitive display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999888A JPH0748140B2 (en) | 1988-07-18 | 1988-07-18 | Driving method of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228692A JPH0228692A (en) | 1990-01-30 |
| JPH0748140B2 true JPH0748140B2 (en) | 1995-05-24 |
Family
ID=16075668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17999888A Expired - Fee Related JPH0748140B2 (en) | 1988-06-07 | 1988-07-18 | Driving method of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748140B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2010291810A1 (en) * | 2009-09-02 | 2012-04-05 | Scobil Industries Corp. | Method and apparatus for driving an electroluminescent display |
-
1988
- 1988-07-18 JP JP17999888A patent/JPH0748140B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228692A (en) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077579B2 (en) | EL display device | |
| EP0345399B1 (en) | Method and apparatus for driving capacitive display device | |
| CN100343730C (en) | LCD Monitor | |
| KR20070092856A (en) | Flat Panel Display and Data Signal Formation Method | |
| JP2534334B2 (en) | Display device | |
| US5999150A (en) | Electroluminescent display having reversible voltage polarity | |
| JP2619028B2 (en) | Display device driving method and device | |
| EP0381479A1 (en) | Method and apparatus for driving capacitive display device | |
| US5786797A (en) | Increased brightness drive system for an electroluminescent display panel | |
| US5309150A (en) | Method and apparatus for driving display apparatus | |
| JPH0748140B2 (en) | Driving method of display device | |
| JP2628766B2 (en) | Driving method of thin film EL display device | |
| CN1961345A (en) | Light emission panel display device | |
| JPH0748139B2 (en) | Driving method of display device | |
| JPH0748142B2 (en) | Driving method of display device | |
| JP2619083B2 (en) | Driving method of display device | |
| JP2820944B2 (en) | Display device driving method and device | |
| JPH1039835A (en) | EL display device | |
| GB2057743A (en) | Video display device | |
| US20020011974A1 (en) | Addressing of electroluminescent displays | |
| JPH0748141B2 (en) | Driving method of display device | |
| JP2619001B2 (en) | Driving method of display device | |
| JP2635787B2 (en) | Driving method of thin film EL display device | |
| JP2533945B2 (en) | Driving method for thin film EL display device | |
| JP2664422B2 (en) | Driving method of display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |