JPH0748140B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JPH0748140B2 JPH0748140B2 JP17999888A JP17999888A JPH0748140B2 JP H0748140 B2 JPH0748140 B2 JP H0748140B2 JP 17999888 A JP17999888 A JP 17999888A JP 17999888 A JP17999888 A JP 17999888A JP H0748140 B2 JPH0748140 B2 JP H0748140B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- side electrode
- voltage
- scanning
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば容量性フラット・マトリクスディス
プレイパネル（以下、薄膜EL表示装置と呼ぶ）などの表
示装置の駆動方法に関する。
プレイパネル（以下、薄膜EL表示装置と呼ぶ）などの表
示装置の駆動方法に関する。
従来の技術 たとえば、二重絶縁型（または三層構造）薄膜EL素子は
次のように構成される。
次のように構成される。
第７図に示すように、ガラス基板１の上にIn2O3よりな
る帯状の透明電極２を平行に設け、この上にたとえばY2
O3,Si3N4,Al2O3等の誘電物質3a、Mn等の活性剤をドープ
したZnSよりなるEL物質４および上記と同じくY2O3,Si3N
4,TiO2,Al2O3等の誘電物質3bを蒸留法、スパッタリング
法のような薄膜技術を用いて順次500〜10000Åの膜厚に
積層して三層構造にし、その上に上記透明電極２と直交
する方向にAl（アルミニウム）よりなる帯状の背面電極
５を平行に設けている。
る帯状の透明電極２を平行に設け、この上にたとえばY2
O3,Si3N4,Al2O3等の誘電物質3a、Mn等の活性剤をドープ
したZnSよりなるEL物質４および上記と同じくY2O3,Si3N
4,TiO2,Al2O3等の誘電物質3bを蒸留法、スパッタリング
法のような薄膜技術を用いて順次500〜10000Åの膜厚に
積層して三層構造にし、その上に上記透明電極２と直交
する方向にAl（アルミニウム）よりなる帯状の背面電極
５を平行に設けている。
上記薄膜EL素子はその電極間に誘電物質3a,3bに狭持さ
れたEL物質４を介在させたものであるから、等価回路的
には容量性素子と見ることができる。また、この薄膜EL
素子は第８図に示す電圧−輝度特性から明らかなごと
く、200V程度の比較的高電圧を印加して駆動される。こ
の薄膜EL素子は交流電界によって高輝度発光し、しかも
長寿命であるという特徴を有している。
れたEL物質４を介在させたものであるから、等価回路的
には容量性素子と見ることができる。また、この薄膜EL
素子は第８図に示す電圧−輝度特性から明らかなごと
く、200V程度の比較的高電圧を印加して駆動される。こ
の薄膜EL素子は交流電界によって高輝度発光し、しかも
長寿命であるという特徴を有している。
上記薄膜EL素子を表示パネルとする薄膜EL表示装置の基
本的な表示駆動は、薄膜EL素子の透明電極２および背面
電極５の一方を走査側電極とし、他方をデータ側電極と
して、データ側電極に発光・非発光を決める表示データ
に対応する変調電圧を与える一方、走査側電極に線順次
に書込み電圧を与えることによって行われる。この表示
駆動によって、上記したEL層４のうちの走査側電極とデ
ータ側電極が交差する画素の部分に、書込み電圧と変調
電圧の重畳効果あるいは相殺効果が生じて、画素には発
光しきい値電圧以上あるいは発光しきい値電圧以下の電
圧（以下、実効電圧と呼ぶ）が印加され、これによって
各画素が発光・非発光の状態になり所定の表示が得られ
る。
本的な表示駆動は、薄膜EL素子の透明電極２および背面
電極５の一方を走査側電極とし、他方をデータ側電極と
して、データ側電極に発光・非発光を決める表示データ
に対応する変調電圧を与える一方、走査側電極に線順次
に書込み電圧を与えることによって行われる。この表示
駆動によって、上記したEL層４のうちの走査側電極とデ
ータ側電極が交差する画素の部分に、書込み電圧と変調
電圧の重畳効果あるいは相殺効果が生じて、画素には発
光しきい値電圧以上あるいは発光しきい値電圧以下の電
圧（以下、実効電圧と呼ぶ）が印加され、これによって
各画素が発光・非発光の状態になり所定の表示が得られ
る。
従来、このような薄膜EL表示装置において、各画素の輝
度を複数段数に変化させる階調表示を行う駆動方法とし
て、データ側電極に印加する変調電圧のパルス幅を階調
表示データ（輝度データ）に応じて変化させ、画素にか
かる実効電圧の面積を制御するパルス幅変調方式が知ら
れている。
度を複数段数に変化させる階調表示を行う駆動方法とし
て、データ側電極に印加する変調電圧のパルス幅を階調
表示データ（輝度データ）に応じて変化させ、画素にか
かる実効電圧の面積を制御するパルス幅変調方式が知ら
れている。
発明が解決しようとする課題 ところが、上記した駆動方法では、たとえばデータ側電
極としてライン抵抗の高い透明電極を用いた場合に、デ
ータ側電極に印加される変調電圧がライン抵抗の影響を
受けて、以下に述べるように画素間で輝度差が生じると
いう問題があった。
極としてライン抵抗の高い透明電極を用いた場合に、デ
ータ側電極に印加される変調電圧がライン抵抗の影響を
受けて、以下に述べるように画素間で輝度差が生じると
いう問題があった。
第９図は、このような輝度差の起こる原因を説明するた
めに示した薄膜EL表示装置の表示パネル６とその駆動回
路の一部との接続構成図である。第９図において、各デ
ータ側電極7a,7bは同図の上辺側に引き出された電極端
部に、このデータ側電極7a,7bに変調電圧VMを印加する
ためのデータ側駆動回路の出力ポート8a,8bがそれぞれ
接続されている。一方、これらのデータ側電極7a,7bと
直交する方向に複数本の走査側電極9a,9b,9c,9dが互い
に平行に配列され、各走査側電極9a〜9dは第９図の左辺
側に引き出された電極端部に、これらに書込み電圧−VW
を印加するための走査側駆動回路の出力ポート10a,10b,
10c,10dがそれぞれ接続されている。なお、第９図では
各データ側電極7a,7bの途中のライン抵抗を抵抗Ｒで示
している。
めに示した薄膜EL表示装置の表示パネル６とその駆動回
路の一部との接続構成図である。第９図において、各デ
ータ側電極7a,7bは同図の上辺側に引き出された電極端
部に、このデータ側電極7a,7bに変調電圧VMを印加する
ためのデータ側駆動回路の出力ポート8a,8bがそれぞれ
接続されている。一方、これらのデータ側電極7a,7bと
直交する方向に複数本の走査側電極9a,9b,9c,9dが互い
に平行に配列され、各走査側電極9a〜9dは第９図の左辺
側に引き出された電極端部に、これらに書込み電圧−VW
を印加するための走査側駆動回路の出力ポート10a,10b,
10c,10dがそれぞれ接続されている。なお、第９図では
各データ側電極7a,7bの途中のライン抵抗を抵抗Ｒで示
している。
上記構成の薄膜EL表示装置において、たとえばデータ側
電極7a上に位置する２つの画素11A,11Dを同一輝度に発
光させるために、走査側電極10aに発光しきい値電圧Vth
に相当する書込み電圧−VWが印加される場合と、走査側
電極10dに同じ書込み電圧−VWが印加される場合とにお
いて、データ側駆動回路の出力ポート8aからデータ側電
極7aに印加する変調電圧VMとして同一波形の電圧を印加
した場合を想定する。
電極7a上に位置する２つの画素11A,11Dを同一輝度に発
光させるために、走査側電極10aに発光しきい値電圧Vth
に相当する書込み電圧−VWが印加される場合と、走査側
電極10dに同じ書込み電圧−VWが印加される場合とにお
いて、データ側駆動回路の出力ポート8aからデータ側電
極7aに印加する変調電圧VMとして同一波形の電圧を印加
した場合を想定する。
出力ポート8aに近い位置にある画素11Aでは、出力ポー
ト8aから画素11Aまでのデータ側電極7aのライン長さが
短いため、そのライン抵抗の影響をほとんど受けず、し
たがって画素11Aには第10図（１）に示すように出力ポ
ート8aから出力される変調電圧VMとほぼ同一波形の電圧
が印加されることになる。このとき、走査側駆動回路の
出力ポート10aから走査側電極9aに対して第10図（２）
に示すような波形の書込み電圧−VWが印加されると、画
素11Aには第10図（３）に示す波形の実効電圧が印加さ
れる。
ト8aから画素11Aまでのデータ側電極7aのライン長さが
短いため、そのライン抵抗の影響をほとんど受けず、し
たがって画素11Aには第10図（１）に示すように出力ポ
ート8aから出力される変調電圧VMとほぼ同一波形の電圧
が印加されることになる。このとき、走査側駆動回路の
出力ポート10aから走査側電極9aに対して第10図（２）
に示すような波形の書込み電圧−VWが印加されると、画
素11Aには第10図（３）に示す波形の実効電圧が印加さ
れる。
これに対して、出力ポート8aから遠い位置にある画素11
Dでは、出力ポート8aから画素11Dまでのデータ側電極7a
のライン長さが長くその間のライン抵抗Ｒが大きくなる
ため、変調電圧VMはライン抵抗Ｒの影響を大きく受け
る。したがって、画素11Dには第11図（１）に示すよう
に出力ポート8aから出力される変調電圧VMを積分回路に
通したような積分波形の電圧が印加されることになる。
このとき、走査側駆動回路の出力ポート10dから走査側
電極9dに対し第11図（２）に示すような波形の書込み電
圧−VWが印加されると、画素11Dには第11図（３）に示
す波形の実効電圧が印加される。
Dでは、出力ポート8aから画素11Dまでのデータ側電極7a
のライン長さが長くその間のライン抵抗Ｒが大きくなる
ため、変調電圧VMはライン抵抗Ｒの影響を大きく受け
る。したがって、画素11Dには第11図（１）に示すよう
に出力ポート8aから出力される変調電圧VMを積分回路に
通したような積分波形の電圧が印加されることになる。
このとき、走査側駆動回路の出力ポート10dから走査側
電極9dに対し第11図（２）に示すような波形の書込み電
圧−VWが印加されると、画素11Dには第11図（３）に示
す波形の実効電圧が印加される。
画素11A,11Dにかかる実効電圧のうち、実質的に発光に
寄与する電圧は発光しきい値電圧Vth以上の部分である
から、第10図（３）の波形と第11図（３）の波形を発光
しきい値電圧Vth以上の部分について比較すると、第11
図（３）の波形の方が斜線を施した面域分だけ面積が広
くなっている。この面積の差はそのまま輝度の差となる
から、画素11A,11Dの間では、同一の輝度に発光させる
はずであったにもかかわらず、画素11Aよりも画素11Dの
方が明るくなってしまうことになる。
寄与する電圧は発光しきい値電圧Vth以上の部分である
から、第10図（３）の波形と第11図（３）の波形を発光
しきい値電圧Vth以上の部分について比較すると、第11
図（３）の波形の方が斜線を施した面域分だけ面積が広
くなっている。この面積の差はそのまま輝度の差となる
から、画素11A,11Dの間では、同一の輝度に発光させる
はずであったにもかかわらず、画素11Aよりも画素11Dの
方が明るくなってしまうことになる。
つまり、同じ波形の変調電圧VMを印加しても、出力ポー
トに近い画素ほど暗く、また遠い画素ほど明るくなると
いった輝度のばらつきが生じ、階調が同じであるはずの
上下に隣合った画素間で輝度差ができるなどして表示品
質を低下させてしまうことになる。
トに近い画素ほど暗く、また遠い画素ほど明るくなると
いった輝度のばらつきが生じ、階調が同じであるはずの
上下に隣合った画素間で輝度差ができるなどして表示品
質を低下させてしまうことになる。
したがって、本発明の目的は、データ側電極のライン抵
抗の影響を受けることなく、同一の階調表示データに対
して各画素を均一の輝度に発光させることができる表示
装置の駆動方法を提供することである。
抗の影響を受けることなく、同一の階調表示データに対
して各画素を均一の輝度に発光させることができる表示
装置の駆動方法を提供することである。
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させ、
データ側電極にはその一方の電極端部側から表示データ
に応じてパルス幅を変化させた変調電圧を印加する一
方、走査側電極には線順次で書込み電圧を印加して、走
査側電極とデータ側電極が交差する部分の誘電層からな
る各画素を非発光状態と数段階に亘つて輝度の異なる発
光状態とにする表示装置の駆動方法において、 データ側電極に印加される変調電圧に対して、そのパル
ス幅を走査側電極の線順次に従つて順次減少または増加
させる補正を行つて、同一表示データに対してすべての
画素が同一輝度となるようにしたことを特徴とする表示
装置の駆動方法である。
電極と複数のデータ側電極との間に誘電層を介在させ、
データ側電極にはその一方の電極端部側から表示データ
に応じてパルス幅を変化させた変調電圧を印加する一
方、走査側電極には線順次で書込み電圧を印加して、走
査側電極とデータ側電極が交差する部分の誘電層からな
る各画素を非発光状態と数段階に亘つて輝度の異なる発
光状態とにする表示装置の駆動方法において、 データ側電極に印加される変調電圧に対して、そのパル
ス幅を走査側電極の線順次に従つて順次減少または増加
させる補正を行つて、同一表示データに対してすべての
画素が同一輝度となるようにしたことを特徴とする表示
装置の駆動方法である。
作 用 本発明に従えば、データ側電極のライン抵抗の影響によ
って画素に加わる変調電圧のパルス幅が増加し、または
減少する分だけ、予め変調電圧のパルス幅が広くまたは
狭く補正して設定されるため、同一表示データに対して
すべての画素が同一の輝度で発光する。
って画素に加わる変調電圧のパルス幅が増加し、または
減少する分だけ、予め変調電圧のパルス幅が広くまたは
狭く補正して設定されるため、同一表示データに対して
すべての画素が同一の輝度で発光する。
実施例 第１図は、本発明の一実施例である駆動方法が適用され
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。図において、表示パネル13は薄膜EL素子からなり、
その具体的構成は従来技術において説明した場合の構成
と同じであるので、ここではその説明を省略する。表示
パネル13に配列されている複数の走査側電極Y1,Y2,…,Y
m−1,Ym（以下、任意の走査側電極については符号Ｙで
表す）は、第１図の右辺側に設けられている走査側駆動
回路14に接続されている。また、走査側電極Y1〜Ymと直
交する方向に向けて配列されている複数のデータ側電極
X1,X2,…,Xn−1,Xn（以下、任意のデータ側電極につい
ては符号Ｘで表す）は、第１図の上辺側に設けられてい
るデータ側駆動回路15に接続されている。
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。図において、表示パネル13は薄膜EL素子からなり、
その具体的構成は従来技術において説明した場合の構成
と同じであるので、ここではその説明を省略する。表示
パネル13に配列されている複数の走査側電極Y1,Y2,…,Y
m−1,Ym（以下、任意の走査側電極については符号Ｙで
表す）は、第１図の右辺側に設けられている走査側駆動
回路14に接続されている。また、走査側電極Y1〜Ymと直
交する方向に向けて配列されている複数のデータ側電極
X1,X2,…,Xn−1,Xn（以下、任意のデータ側電極につい
ては符号Ｘで表す）は、第１図の上辺側に設けられてい
るデータ側駆動回路15に接続されている。
走査側駆動回路14では、各走査側電極Y1〜Ymに対して個
別的に出力ポート16が接続され、この出力ポート16を介
して電源17から書込み電圧−VWが各走査側電極Y1〜Ymに
選択的に印加される。これらの各出力ポート16はシフト
レジスタ18に接続されており、シフトレジスタ18のクロ
ック入力端子から入力されるクロックCLK3に同期してシ
フトレジスタ18に走査側電極Y1〜Ymを線順次で設定する
ための走査データＳ−DATAが転送され、それによって各
出力ポート16が走査側電極Y1〜Ymの線順次に従ってオン
動作する。
別的に出力ポート16が接続され、この出力ポート16を介
して電源17から書込み電圧−VWが各走査側電極Y1〜Ymに
選択的に印加される。これらの各出力ポート16はシフト
レジスタ18に接続されており、シフトレジスタ18のクロ
ック入力端子から入力されるクロックCLK3に同期してシ
フトレジスタ18に走査側電極Y1〜Ymを線順次で設定する
ための走査データＳ−DATAが転送され、それによって各
出力ポート16が走査側電極Y1〜Ymの線順次に従ってオン
動作する。
一方、データ側駆動回路15では、各データ側電極X1〜Xn
に対して個別的に出力ポート19が接続され、この出力ポ
ート19を介して電源20から変調電圧VMが各データ側電極
X1〜Xnに選択的に印加される。また、出力ポート19の設
定状態によっては、各データ側電極X1〜Xnがグランドに
クランプされる。
に対して個別的に出力ポート19が接続され、この出力ポ
ート19を介して電源20から変調電圧VMが各データ側電極
X1〜Xnに選択的に印加される。また、出力ポート19の設
定状態によっては、各データ側電極X1〜Xnがグランドに
クランプされる。
これらの出力ポート19はコンパレータ21に接続されてい
る。このコンパレータ21はラッチ回路22を介してシフト
レジスタ23に接続されている。シフトレジスタ23は、そ
のクロック入力端子から入力されるクロックCLK1に同期
してシフト動作し各データ側電極X1〜Xnに対応する階調
表示データを転送するための回路であり、シフトレジス
タ23に転送されたあとコンパレータ21に送られる。
る。このコンパレータ21はラッチ回路22を介してシフト
レジスタ23に接続されている。シフトレジスタ23は、そ
のクロック入力端子から入力されるクロックCLK1に同期
してシフト動作し各データ側電極X1〜Xnに対応する階調
表示データを転送するための回路であり、シフトレジス
タ23に転送されたあとコンパレータ21に送られる。
コンパレータ21は、カウンタ24から与えられる３ビット
のパラレルデータとラッチ回路22から与えられる階調表
示データとを比較して、階調表示データに対応する階調
幅を決定する機能を持つ。なお第１図において、表示パ
ネル13における各画素はコンデンサによって等価的に表
されている。
のパラレルデータとラッチ回路22から与えられる階調表
示データとを比較して、階調表示データに対応する階調
幅を決定する機能を持つ。なお第１図において、表示パ
ネル13における各画素はコンデンサによって等価的に表
されている。
第３図は、データ側電極X1〜Xnのライン抵抗によって生
じる画素間の輝度差を補正するための補正回路を示すブ
ロック図である。第３図の補正回路において、クロック
発生器25は階調表示データに応じた階調幅を決定するた
めの基本クロックCLKを発生する回路であり、その入力
端子から与えられるイネーブル信号CLKEによって動作可
能とされる。
じる画素間の輝度差を補正するための補正回路を示すブ
ロック図である。第３図の補正回路において、クロック
発生器25は階調表示データに応じた階調幅を決定するた
めの基本クロックCLKを発生する回路であり、その入力
端子から与えられるイネーブル信号CLKEによって動作可
能とされる。
このクロック発生器25の次段には、基本クロックCLKを
予め定めた量だけ遅延させてデータ側駆動回路15のカウ
ンタ24のクロックCLK2として与える遅延回路26が接続さ
れている。また、この遅延回路26には、走査ライン位置
検出回路27が接続されている。走査ライン位置検出回路
27は、入力端子31から入力される水平同期信号HDをクロ
ックとしてこれをカウントアップする機能とカウントダ
ウンする機能とを持ち、入力端子32から入力される垂直
同期信号VDによってリセットされる。
予め定めた量だけ遅延させてデータ側駆動回路15のカウ
ンタ24のクロックCLK2として与える遅延回路26が接続さ
れている。また、この遅延回路26には、走査ライン位置
検出回路27が接続されている。走査ライン位置検出回路
27は、入力端子31から入力される水平同期信号HDをクロ
ックとしてこれをカウントアップする機能とカウントダ
ウンする機能とを持ち、入力端子32から入力される垂直
同期信号VDによってリセットされる。
走査ライン位置検出回路27のカウントアップ信号または
カウントダウン信号は遅延回路26に送られ、その信号に
応じた量だけ遅延回路26で遅延処理が行われる。走査ラ
イン位置検出回路27の入力端子33には、上記したカウン
トアップ信号およびカウントダウン信号のいずれを遅延
回路26に送るかを決めるための信号EDDが入力される。
この実施例では信号EDDは「Ｌ」レベルに設定され、遅
延回路26にはカウントダウン信号が送られる。なお、前
記信号EDDが「Ｈ」レベルに設定される場合には、カウ
ントアップ信号が遅延回路26に送られる。
カウントダウン信号は遅延回路26に送られ、その信号に
応じた量だけ遅延回路26で遅延処理が行われる。走査ラ
イン位置検出回路27の入力端子33には、上記したカウン
トアップ信号およびカウントダウン信号のいずれを遅延
回路26に送るかを決めるための信号EDDが入力される。
この実施例では信号EDDは「Ｌ」レベルに設定され、遅
延回路26にはカウントダウン信号が送られる。なお、前
記信号EDDが「Ｈ」レベルに設定される場合には、カウ
ントアップ信号が遅延回路26に送られる。
次に、第１図に示す薄膜EL表示装置の基本的な動作を第
２図に示すタイミング・チャートを参照して説明する。
２図に示すタイミング・チャートを参照して説明する。
データ側駆動回路15のシフトレジスタ23には、クロック
CLK1に同期して階調表示データが３ビットのバイナリコ
ードの形で転送される。この３ビットの階調表示データ
は、ラッチ回路22で一時保持される。この状態のもと
で、コンパレータ21およびカウンタ24にそれまで入力さ
れていたクリア信号▲▼が第２図（１）に示すよ
うに解除されると（時刻t1）、ラッチ回路22で保持され
ていた階調表示データのうち「０」のデータに対応する
データ側電極Ｘがグランドにクランプされ、それ以外の
データに対応するデータ側電極Ｘはすべて変調電圧VMに
引き上げられる。
CLK1に同期して階調表示データが３ビットのバイナリコ
ードの形で転送される。この３ビットの階調表示データ
は、ラッチ回路22で一時保持される。この状態のもと
で、コンパレータ21およびカウンタ24にそれまで入力さ
れていたクリア信号▲▼が第２図（１）に示すよ
うに解除されると（時刻t1）、ラッチ回路22で保持され
ていた階調表示データのうち「０」のデータに対応する
データ側電極Ｘがグランドにクランプされ、それ以外の
データに対応するデータ側電極Ｘはすべて変調電圧VMに
引き上げられる。
いま、たとえばデータ側駆動回路15のデータ側電極X1,X
2,Xn−1,Xnに対応する出力ポート19に、それぞれ階調表
示データ「０」，「２」，「４」，「７」が与えられる
ものとする。このとき、データ側電極X1の出力ポート19
はクリア信号▲▼の解除を同時にグランドにクラ
ンプされて、第２図（３）の波形となる。すなわち階調
幅は零に設定される。
2,Xn−1,Xnに対応する出力ポート19に、それぞれ階調表
示データ「０」，「２」，「４」，「７」が与えられる
ものとする。このとき、データ側電極X1の出力ポート19
はクリア信号▲▼の解除を同時にグランドにクラ
ンプされて、第２図（３）の波形となる。すなわち階調
幅は零に設定される。
またデータ側電極X2の出力ポート19では、カウンタ24が
カウントするクロックCLK2（第２図（２）参照）のカウ
ント値がコンパレータ21で階調表示データ「２」と比較
され、そのカウント値が「２」となったタイミング（時
刻t2）でグランドにクランプされて、第２図（４）に示
す波形の階調幅T2が設定される。同様に、データ側電極
Xn−１の出力ポート19は、カウンタ24のカウント値が
「４」となったタイミング（時刻t3）でグランドにクラ
ンプされて、第２図（５）に示す波形の階調幅T4が設定
される。データ側電極Xnの出力ポート19についても、カ
ウンタ24のカウント値が「７」となったタイミング（時
刻t4）でグランドにクランプされて、第２図（６）に示
す波形の階調幅T7が設定される。したがって、それぞれ
のデータ側電極X1,X2,Xn−1,Xnには階調表示データ
「０」，「２」，「４」，「７」に相当するパルス幅の
変調電圧VMが印加されることになる。
カウントするクロックCLK2（第２図（２）参照）のカウ
ント値がコンパレータ21で階調表示データ「２」と比較
され、そのカウント値が「２」となったタイミング（時
刻t2）でグランドにクランプされて、第２図（４）に示
す波形の階調幅T2が設定される。同様に、データ側電極
Xn−１の出力ポート19は、カウンタ24のカウント値が
「４」となったタイミング（時刻t3）でグランドにクラ
ンプされて、第２図（５）に示す波形の階調幅T4が設定
される。データ側電極Xnの出力ポート19についても、カ
ウンタ24のカウント値が「７」となったタイミング（時
刻t4）でグランドにクランプされて、第２図（６）に示
す波形の階調幅T7が設定される。したがって、それぞれ
のデータ側電極X1,X2,Xn−1,Xnには階調表示データ
「０」，「２」，「４」，「７」に相当するパルス幅の
変調電圧VMが印加されることになる。
一方、走査側駆動回路14では、データ側駆動回路15にお
いてクリア信号▲▼が解除されている間に、全出
力ポート16のうちの１つだけがオンとなり、これに対応
する１つの走査側電極Ｙだけに書込み電圧−VWが印加さ
れる。
いてクリア信号▲▼が解除されている間に、全出
力ポート16のうちの１つだけがオンとなり、これに対応
する１つの走査側電極Ｙだけに書込み電圧−VWが印加さ
れる。
以上の動作が、走査側電極Ｙの線順次に従つて繰り返さ
れることによって、各走査側電極Ｙ上に位置する画素が
階調表示データに応じた輝度で発光しあるいは非発光と
なり、全体として輝度に階調のある画面が表示される。
れることによって、各走査側電極Ｙ上に位置する画素が
階調表示データに応じた輝度で発光しあるいは非発光と
なり、全体として輝度に階調のある画面が表示される。
次に、第３図に示す補正回路による輝度補正の動作を第
４図に示すタイミング・チャートを参照して説明する。
４図に示すタイミング・チャートを参照して説明する。
クロック発生器25は、階調幅を決定するための基本とな
る第４図（１）に示す波形の基本クロックCLKを出力す
る。走査ライン位置検出回路27では、垂直同期信号VDを
受けてリセツトされたあと、水平同期信号HDをクロック
として、これをカウントダウンする動作が行われる。こ
のカウントダウン動作では、１フィールド分の水平同期
信号HDの数「ｍ」が初期値として設定される。１フィー
ルド中の第１番目の水平同期信号HDがカウントされる
と、そのカウントダウン信号「ｍ−１」が遅延回路26に
送られる。遅延回路26では、このカウントダウン信号
「ｍ−１」に応じた量だけ基本クロックCLKに対して第
４図（２）に示すように遅延処理が施され、そのクロッ
クはデータ側駆動回路15のカウンタ24のクロックCLK2と
して与えられる。
る第４図（１）に示す波形の基本クロックCLKを出力す
る。走査ライン位置検出回路27では、垂直同期信号VDを
受けてリセツトされたあと、水平同期信号HDをクロック
として、これをカウントダウンする動作が行われる。こ
のカウントダウン動作では、１フィールド分の水平同期
信号HDの数「ｍ」が初期値として設定される。１フィー
ルド中の第１番目の水平同期信号HDがカウントされる
と、そのカウントダウン信号「ｍ−１」が遅延回路26に
送られる。遅延回路26では、このカウントダウン信号
「ｍ−１」に応じた量だけ基本クロックCLKに対して第
４図（２）に示すように遅延処理が施され、そのクロッ
クはデータ側駆動回路15のカウンタ24のクロックCLK2と
して与えられる。
この場合、カウントダウン信号「ｍ−１」は大きいの
で、クロックCLK2の基本クロックCLKに対する遅延量Ta
も大きい。したがって、データ側駆動回路15において
は、そのカウンタ24でのクロックCLK2のカウントを開始
するタイミングが大きく遅れ、階調データに対応したパ
ルス幅tAよりも上記した遅延量Taだけ大きいパルス幅tA
＋Taの変調電圧VMが印加される。
で、クロックCLK2の基本クロックCLKに対する遅延量Ta
も大きい。したがって、データ側駆動回路15において
は、そのカウンタ24でのクロックCLK2のカウントを開始
するタイミングが大きく遅れ、階調データに対応したパ
ルス幅tAよりも上記した遅延量Taだけ大きいパルス幅tA
＋Taの変調電圧VMが印加される。
第５図は、このときの第１番目の走査側電極Y1とデータ
側電極X1との交差位置にある画素Ａに対する印加電圧の
波形を示している。そのうち、第５図（１）はデータ側
電極X1から加えられる変調電圧VMの波形を示し、第５図
（２）は第１番目の走査側電極Y1から加えられる発光し
きい値電圧Vthに相当する書込み電圧−VWの波形を示し
ている。このとき上記画素Ａに印加される実効電圧は第
５図（３）に示すような波形となる。
側電極X1との交差位置にある画素Ａに対する印加電圧の
波形を示している。そのうち、第５図（１）はデータ側
電極X1から加えられる変調電圧VMの波形を示し、第５図
（２）は第１番目の走査側電極Y1から加えられる発光し
きい値電圧Vthに相当する書込み電圧−VWの波形を示し
ている。このとき上記画素Ａに印加される実効電圧は第
５図（３）に示すような波形となる。
すなわち、この画素Ａには上記したように階調表示デー
タに対応したパルス幅tAよりもクロックCLK2の遅延量Ta
だけ広いパルス幅tA＋Taの変調電圧VMが印加されること
から、実効電圧において発光に寄与する発光しきい値電
圧Vth以上の部分のうち、第５図（３）に斜線を施した
部分だけ面積が増大し、その面積増大分だけ高い輝度に
補正されることになる。
タに対応したパルス幅tAよりもクロックCLK2の遅延量Ta
だけ広いパルス幅tA＋Taの変調電圧VMが印加されること
から、実効電圧において発光に寄与する発光しきい値電
圧Vth以上の部分のうち、第５図（３）に斜線を施した
部分だけ面積が増大し、その面積増大分だけ高い輝度に
補正されることになる。
第３図の補正回路において、走査ライン位置検出回路27
のカウントダウンが進んでそのカウントダウン信号が
「ｍ−ｍ」つまり「０」になると、遅延回路26で施され
る遅延量は零となり、クロックCLK2の基本クロックCLK
に対する遅延量も零となる。したがって、データ側駆動
回路15においては、そのカウンタ24でのクロックCLK2の
カウントを開始するタイミングは遅れず、階調表示デー
タに対応したパルス幅tAの変調電圧VMが印加さる。この
場合、走査ライン位置検出回路27のカウントダウン信号
が「ｍ−ｍ」であるから、走査側電極Ymに書込み電圧−
VWが印加される。
のカウントダウンが進んでそのカウントダウン信号が
「ｍ−ｍ」つまり「０」になると、遅延回路26で施され
る遅延量は零となり、クロックCLK2の基本クロックCLK
に対する遅延量も零となる。したがって、データ側駆動
回路15においては、そのカウンタ24でのクロックCLK2の
カウントを開始するタイミングは遅れず、階調表示デー
タに対応したパルス幅tAの変調電圧VMが印加さる。この
場合、走査ライン位置検出回路27のカウントダウン信号
が「ｍ−ｍ」であるから、走査側電極Ymに書込み電圧−
VWが印加される。
第６図は、このときの第ｍ番目の走査側電極Ymと上記し
た場合と同じデータ側電極X1との交差位置にある画素Ｂ
に対する印加電圧の波形を示している。そのうち、第６
図（１）はデータ側電極X1から加えられる変調電圧V
Mが、透明電極のライン抵抗の影響を受けた積分波形を
示し、第６図（２）は第ｍ番目の走査側電極Ymから加え
られる発光しきい値電圧Vthに相当する書込み電圧−VM
の波形を示している。したがって、このとき上記画素Ｂ
に印加される実効電圧は第６図（３）に示すような波形
となる。
た場合と同じデータ側電極X1との交差位置にある画素Ｂ
に対する印加電圧の波形を示している。そのうち、第６
図（１）はデータ側電極X1から加えられる変調電圧V
Mが、透明電極のライン抵抗の影響を受けた積分波形を
示し、第６図（２）は第ｍ番目の走査側電極Ymから加え
られる発光しきい値電圧Vthに相当する書込み電圧−VM
の波形を示している。したがって、このとき上記画素Ｂ
に印加される実効電圧は第６図（３）に示すような波形
となる。
この場合の画素Ｂは出力ポート19から遠い位置にあるた
め、ライン抵抗の影響を大きく受け、印加される変調電
圧VMは第６図（１）のような積分波形となり、実効電圧
において発光に寄与する発光しきい値電圧Vth以上の部
分のうち、第６図（３）に斜線を施した部分が増大する
ことになる。
め、ライン抵抗の影響を大きく受け、印加される変調電
圧VMは第６図（１）のような積分波形となり、実効電圧
において発光に寄与する発光しきい値電圧Vth以上の部
分のうち、第６図（３）に斜線を施した部分が増大する
ことになる。
ところが、このとき先述した第１番目の走査側電極Y1上
に位置する画素Ａと同じ階調表示データが今度の画素Ｂ
にも設定されるものとすると、先述したように階調表示
データに対応したパルス幅tAよりも大きいパルス幅tA＋
Taの変調電圧VMが印加される画素Ａの場合の実効電圧に
おいて生じた第５図（３）に斜線を施した面積増加分
は、画素Ｂに印加される実効電圧において第６図（３）
に斜線を施して示すライン抵抗の影響による面積増加分
とほぼ等しくなる。すなわち、同じデータ側電極X1上に
位置する画素A,B間では、同じ階調表示データに対して
同一輝度となる。
に位置する画素Ａと同じ階調表示データが今度の画素Ｂ
にも設定されるものとすると、先述したように階調表示
データに対応したパルス幅tAよりも大きいパルス幅tA＋
Taの変調電圧VMが印加される画素Ａの場合の実効電圧に
おいて生じた第５図（３）に斜線を施した面積増加分
は、画素Ｂに印加される実効電圧において第６図（３）
に斜線を施して示すライン抵抗の影響による面積増加分
とほぼ等しくなる。すなわち、同じデータ側電極X1上に
位置する画素A,B間では、同じ階調表示データに対して
同一輝度となる。
上記した輝度補正の補正量は、走査ライン位置検出回路
27のカウントダウン信号の値に応じて決定され、そのカ
ウントダウン信号の値はそのとき書込み電圧−VWが印加
されている走査側電極Ｙの位置を示しているので、結
局、ライン抵抗の増加する分だけ、輝度補正の補正量は
走査側電極Ｙの線順次に従って減少して行き、ライン抵
抗の影響による輝度の増加分と輝度補正による輝度の増
加分との和が常に一定となる。
27のカウントダウン信号の値に応じて決定され、そのカ
ウントダウン信号の値はそのとき書込み電圧−VWが印加
されている走査側電極Ｙの位置を示しているので、結
局、ライン抵抗の増加する分だけ、輝度補正の補正量は
走査側電極Ｙの線順次に従って減少して行き、ライン抵
抗の影響による輝度の増加分と輝度補正による輝度の増
加分との和が常に一定となる。
このようにして、全画面に亘る各画素間では、同じ階調
表示データに対して同一輝度を得ることができる。
表示データに対して同一輝度を得ることができる。
なお、本実施例では、第５図および第６図に示すよう
に、画素にかかる実効電圧のうち発光に寄与する部分か
ら変調電圧VMの立上り部分が外れるように変調電圧VMの
印加タイミングを設定しているので、変調電圧VMがライ
ン抵抗の影響を受けて積分波形となった場合のその立上
り部分が問題となることはない。一方、変調電圧VMの立
下り部分が実効電圧の発光に寄与する部分から外れるよ
うに変調電圧VMの印加タイミングを設定する場合には、
積分波形の立下り部分が問題となることはないが、今度
は立上り部分が問題となる。この積分波形の立上り部分
は、上記した実施例の場合とは逆にライン抵抗の影響が
大きくなるにつれて画素にかかる実効電圧の面積を小さ
くするように働くので、この場合の輝度補正は本実施例
と逆にすればよいことになる。すなわち、第３図に示し
た走査ライン位置検出回路27の入力端子に加わる信号ED
Dを上記した実施例とは逆に「Ｈ」レベルに設定すれば
よい。
に、画素にかかる実効電圧のうち発光に寄与する部分か
ら変調電圧VMの立上り部分が外れるように変調電圧VMの
印加タイミングを設定しているので、変調電圧VMがライ
ン抵抗の影響を受けて積分波形となった場合のその立上
り部分が問題となることはない。一方、変調電圧VMの立
下り部分が実効電圧の発光に寄与する部分から外れるよ
うに変調電圧VMの印加タイミングを設定する場合には、
積分波形の立下り部分が問題となることはないが、今度
は立上り部分が問題となる。この積分波形の立上り部分
は、上記した実施例の場合とは逆にライン抵抗の影響が
大きくなるにつれて画素にかかる実効電圧の面積を小さ
くするように働くので、この場合の輝度補正は本実施例
と逆にすればよいことになる。すなわち、第３図に示し
た走査ライン位置検出回路27の入力端子に加わる信号ED
Dを上記した実施例とは逆に「Ｈ」レベルに設定すれば
よい。
発明の効果 以上のように、本発明の表示装置の駆動方法によれば、
データ側電極のライン抵抗の影響によって画素に加わる
変調電圧のパルス幅が増加する分だけ、予め変調電圧の
パルス幅を補正して設定するようにしているので、同一
表示データに対してすべての画素を同一の輝度で発光さ
せることができる。
データ側電極のライン抵抗の影響によって画素に加わる
変調電圧のパルス幅が増加する分だけ、予め変調電圧の
パルス幅を補正して設定するようにしているので、同一
表示データに対してすべての画素を同一の輝度で発光さ
せることができる。
第１図は本発明の一実施例である駆動方法が適用される
薄膜EL表示装置の概略構成を示すブロック図、第２図は
その基本動作を示すタイミング・チャート、第３図はそ
の薄膜EL表示装置の輝度補正を行う補正回路の概略構成
を示すブロック図、第４図はその補正回路の動作を示す
タイミング・チャート、第５図はその薄膜EL表示装置の
第１番目の走査側電極上に位置する画素に加わる電圧を
示す波形図、第６図はその薄膜EL表示装置の第ｍ番目の
走査側電極上に位置する画素に加わる電圧を示す波形
図、第７図は薄膜EL素子の一部切欠き斜視図、第８図は
薄膜EL素子の印加電圧−輝度特性を示すグラフ、第９図
は従来の駆動方法が適用される薄膜EL表示装置の要部の
概略構成を示す回路図、第10図はその薄膜EL表示装置の
出力ポートに近い走査側電極上に位置する画素に加わる
電圧を示す波形図、第11図はその薄膜EL表示装置の出力
ポートから遠い走査側電極上に位置する画素に加わる電
圧を示す波形図である。 13……表示パネル、14……走査側駆動回路、15……デー
タ側駆動回路、X1〜Xn……データ側電極、Y1〜Ym……走
査側電極、25……クロック発生器、26……遅延回路、27
……走査ライン位置検出回路
薄膜EL表示装置の概略構成を示すブロック図、第２図は
その基本動作を示すタイミング・チャート、第３図はそ
の薄膜EL表示装置の輝度補正を行う補正回路の概略構成
を示すブロック図、第４図はその補正回路の動作を示す
タイミング・チャート、第５図はその薄膜EL表示装置の
第１番目の走査側電極上に位置する画素に加わる電圧を
示す波形図、第６図はその薄膜EL表示装置の第ｍ番目の
走査側電極上に位置する画素に加わる電圧を示す波形
図、第７図は薄膜EL素子の一部切欠き斜視図、第８図は
薄膜EL素子の印加電圧−輝度特性を示すグラフ、第９図
は従来の駆動方法が適用される薄膜EL表示装置の要部の
概略構成を示す回路図、第10図はその薄膜EL表示装置の
出力ポートに近い走査側電極上に位置する画素に加わる
電圧を示す波形図、第11図はその薄膜EL表示装置の出力
ポートから遠い走査側電極上に位置する画素に加わる電
圧を示す波形図である。 13……表示パネル、14……走査側駆動回路、15……デー
タ側駆動回路、X1〜Xn……データ側電極、Y1〜Ym……走
査側電極、25……クロック発生器、26……遅延回路、27
……走査ライン位置検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭59−228698（ＪＰ，Ａ) 特開 昭59−121390（ＪＰ，Ａ) 特開 昭59−53891（ＪＰ，Ａ)
Claims (1)
- 【請求項１】互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極にはその一方の電極端部側から表示デ
ータに応じてパルス幅を変化させた変調電圧を印加する
一方、走査側電極には線順次で書込み電圧を印加して、
走査側電極とデータ側電極が交差する部分の誘電層から
なる各画素を非発光状態と数段階に亘つて輝度の異なる
発光状態とにする表示装置の駆動方法において、 データ側電極に印加される変調電圧に対して、そのパル
ス幅を走査側電極の線順次に従つて順次減少または増加
させる補正を行つて、同一表示データに対してすべての
画素が同一輝度となるようにしたことを特徴とする表示
装置の駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999888A JPH0748140B2 (ja) | 1988-07-18 | 1988-07-18 | 表示装置の駆動方法 |
| DE3850964T DE3850964T2 (de) | 1988-06-07 | 1988-12-09 | Verfahren und Einrichtung zum Steuern eines kapazitiven Anzeigegeräts. |
| DE3856011T DE3856011T2 (de) | 1988-06-07 | 1988-12-09 | Verfahren und Einrichtung zum Steuern eines kapazitiven Anzeigegeräts |
| EP94200046A EP0595792B1 (en) | 1988-06-07 | 1988-12-09 | Method and apparatus for driving capacitive display device |
| EP88311705A EP0345399B1 (en) | 1988-06-07 | 1988-12-09 | Method and apparatus for driving capacitive display device |
| US07/735,763 US5311169A (en) | 1988-06-07 | 1991-07-26 | Method and apparatus for driving capacitive display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17999888A JPH0748140B2 (ja) | 1988-07-18 | 1988-07-18 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228692A JPH0228692A (ja) | 1990-01-30 |
| JPH0748140B2 true JPH0748140B2 (ja) | 1995-05-24 |
Family
ID=16075668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17999888A Expired - Fee Related JPH0748140B2 (ja) | 1988-06-07 | 1988-07-18 | 表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748140B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2010291810A1 (en) * | 2009-09-02 | 2012-04-05 | Scobil Industries Corp. | Method and apparatus for driving an electroluminescent display |
-
1988
- 1988-07-18 JP JP17999888A patent/JPH0748140B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228692A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| EP0345399B1 (en) | Method and apparatus for driving capacitive display device | |
| CN100343730C (zh) | 液晶显示器 | |
| KR20070092856A (ko) | 평판표시장치 및 데이터신호 형성방법 | |
| JP2534334B2 (ja) | 表示装置 | |
| US5999150A (en) | Electroluminescent display having reversible voltage polarity | |
| JP2619028B2 (ja) | 表示装置の駆動方法および装置 | |
| EP0381479A1 (en) | Method and apparatus for driving capacitive display device | |
| US5786797A (en) | Increased brightness drive system for an electroluminescent display panel | |
| US5309150A (en) | Method and apparatus for driving display apparatus | |
| JPH0748140B2 (ja) | 表示装置の駆動方法 | |
| JP2628766B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| CN1961345A (zh) | 发光面板显示装置 | |
| JPH0748139B2 (ja) | 表示装置の駆動方法 | |
| JPH0748142B2 (ja) | 表示装置の駆動方法 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JPH1039835A (ja) | Ｅｌ表示装置 | |
| GB2057743A (en) | Video display device | |
| US20020011974A1 (en) | Addressing of electroluminescent displays | |
| JPH0748141B2 (ja) | 表示装置の駆動方法 | |
| JP2619001B2 (ja) | 表示装置の駆動方法 | |
| JP2635787B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2664422B2 (ja) | 表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |