JPH0752120B2 - 電荷積分型光検出器及びその信号読み出し回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷積分型光検出器及
びその信号読み出し回路に関する。

【０００２】

【従来の技術】従来の電荷積分型光検出器（以後、単に
光検出器と記す）について、本発明関連部分、すなわち
出力信号の読み出し回路を中心にして説明する。

【０００３】この種の光検出器において出力信号の読み
出し回路は基本的に、電荷蓄積用のキャパシタを光検出
素子に直列に接続し、光検出素子で発生した電荷を上記
のキャパシタで一定時間積分し、この積分によって生じ
たキャパシタの端子電圧を出力信号として読み出すよう
に構成されている。尚、本発明の属する技術分野におい
ては、電荷蓄積用のキャパシタを予め所定電圧に充電し
て電荷を蓄積した後、このキャパシタに直列に接続され
た、例えば、フォトダイオードのような電流決定素子を
流れる電流で放電することを、フォトダイオードでの発
生電荷をキャパシタで積分すると言う。

【０００４】図４に従来の光検出器の一例の回路図を示
す。図４を参照すると、従来の光検出器は、光検出素子
２と、列選択トランジスタ３とＤＩＧ（ダイレクト・イ
ンジェクション・ゲート：Ｄｉｒｅｃｔ Ｉｎｊｅｃｔ
ｉｏｎ Ｇａｔｅ）トランジスタ４とキャパシタ５とで
構成される積分回路１とを備えている。光検出素子２で
発生した電荷は、列選択トランジスタ３が投入されてい
る間（図５に示すタイミングチャート中の期間Ｔ１及び
Ｔ４）だけ、ＤＩＧトランジスタ４を介してキャパシタ
５で積分される。列選択トランジスタ３が開放状態とな
り積分が終了すると、制御信号Ｓ２で制御される行選択
トランジスタ８が導通状態となりキャパシタ５の端子電
圧が読み出しライン９に読み出され、出力アンプ１０を
介して出力信号Ｓ４として出力される。更に、読み出し
期間の後半（図５中の期間Ｔ３及びＴ６）で、制御信号
Ｓ３で制御されるリセットトランジスタ１１が投入状態
となりキャパシタ５が再充電され、次の積分に備える。
ＤＩＧトランジスタ４のゲート電極には、このトランジ
スタを飽和領域で動作させるような一定電圧が与えら
れ、上記の読み出し動作中にキャパシタ５の端子電圧が
変化しても、放電が一定電流で行われるようにしてい
る。

【０００５】このように、従来の光検出器は、積分、読
み出し、リセット（充電）動作を１サイクルとして動作
し、光検出素子４に入力した光信号を電圧信号として出
力することを特徴とする。

【０００６】尚、図４に示す光検出器を実際に実現する
場合の構造としては、光検出素子２とそれ以外の回路部
分とを含めて同一基板上に形成した構造のものと、光検
出器２とそれ以外の回路部分とをそれぞれ別々の基板上
に形成した後電気的に一体化接続した構造のものとがあ
る。

【０００７】

【発明が解決しようとする課題】以上説明した従来の光
検出器では、出力信号のＳ／Ｎ比とダイナミックレンジ
に対する要請とを同時に満たすことが困難である。

【０００８】すなわち、Ｓ／Ｎ比の点からは、出力電圧
のボルテージスウィングが大きくなるように、キャパシ
タ５の容量値は出来るだけ小さくすることが求められ
る。一方、過渡的に大きな入射光量に対応するために
は、キャパシタ容量を大きめに設計することが必要とな
る。一般的には、通常の入射光量に対してＳ／Ｎ比が最
大になるようにキャパシタを設計するが、この場合、過
渡的に大きな信号に対する出力信号の飽和現象が避けら
れない。

【０００９】このように、従来の光検出器では、キャパ
シタ容量の最適設計において、Ｓ／Ｎ比とダイナミック
レンジとが互いにトレードオフの関係にあることが問題
となっていた。

【００１０】

【課題を解決するための手段】本発明の電荷積分型光検
出器用の信号読み出し回路は、電荷積分用キャパシタ
と、前記電荷積分用キャパシタから外部に設けられる光
検出素子との接続部分に至る電流経路内に設けられた定
電流用素子と、前記電流経路開閉用のスイッチング素子
とが、前記光検出素子を直列に含んで放電経路を形成す
るように接続された構成の積分回路を含み、前記光検出
素子に発生した電荷を前記電荷蓄積用キャパシタで所定
の時間積分し、この積分後の前記電荷積分用キャパシタ
の端子電圧を出力信号として読み出すように構成された
電荷積分型光検出器用の信号読み出し回路において、電
荷積分用の第２のキャパシタと、前記第２のキャパシタ
の放電経路中に設けられた定電流源と、前記第２のキャ
パシタの放電経路を前記電荷積分用キャパシタの端子電
圧に応じて開閉する第２のスイッチング素子とを含む第
２の積分回路を設け、前記電荷積分用キャパシタ及び前
記第２のキャパシタを予め所定の電圧に充電し、前記所
定時間の積分の後の前記電荷積分用キャパシタの端子電
圧および前記第２のキャパシタの端子電圧を出力信号と
して読み出すように構成されている。

【００１１】

【作用】本発明の電荷積分型光検出器及びその信号読み
出し回路は、通常の入射光量で働く第１積分回路とは別
に、過渡的に入射光量が増大した場合に働く第２積分回
路を有する。この第２積分回路は、積分動作の開始を制
御するスイッチングトランジスタを有する。このスイッ
チングトランジスタのゲート入力を、第１積分回路中の
キャパシタとＤＩＧトランジスタとの節点電圧で与え、
任意の節点電圧以下でスイッチングトランジスタが投入
状態になるように設計する。このスイッチングトランジ
スタの働きにより、過渡的に入射光量が増大した場合、
自動的に第２積分回路が動作を開始し、第１／第２積分
回路で積分された信号電圧は、独立した読み出しライン
および出力アンプを介して出力される。

【００１２】ここで、第１積分回路のキャパシタは通常
の入射光量に対して高いＳ／Ｎ比が得られるよう設計
し、第２積分回路のキャパシタは過渡的に大きい入射光
量に対して最適設計することにより、Ｓ／Ｎ比とダイナ
ミックレンジを両立させることが可能となる。

【００１３】このことにより、従来の光検出器と同等の
Ｓ／Ｎ比を確保しながら、従来では不可能であった大き
な信号光も検出できる。

【００１４】

【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は本発明の第１の実施例の回
路図である。図１を参照すると本実施例は、２つの積分
回路１Ａ及び１Ｂを有する。第１積分回路１Ａは、従来
の信号読み出し回路の積分回路１（図４参照）に相当
し、光検出素子２で発生した電荷は、列選択トランジス
タ３が導通状態の間だけＤＩＧトランジスタ４Ａを介し
てキャパシタ５Ａで積分される。

【００１５】一方、第２積分回路１Ｂは、定電流源４Ｂ
と、キャパシタ５Ｂ（５．０ｐＦ）と、スイッチングト
ランジスタ６の直列回路で構成される。スイッチングト
ランジスタ６のゲート入力は、第１積分回路のＤＩＧト
ランジスタ４Ａとキャパシタ５Ａの節点電圧で与えられ
る。ここで、スイッチングトランジスタ６として、スレ
ッショルド電圧２．０Ｖのｐチャネルのデプリーション
型ＭＯＳトランジスタを用いている。即ち、上記節点電
圧が２．０Ｖを下回ると、スイッチングトランジスタ６
が導通し、第２積分回路１Ｂの積分動作が開始する。各
キャパシタ５Ａ／５Ｂの端子電圧は、独立した読み出し
ライン９Ａ及び９Ｂから出力アンプ１０Ａ及び１０Ｂを
介して出力信号Ｓ４Ａ／Ｓ４Ｂとして出力される。

【００１６】次に、本実施例の動作について、図２に示
すタイミングチャートを用いて説明する。図２において
制御信号Ｓ１〜Ｓ３は、図１中の各トランジスタ３，８
Ａ，８Ｂ，１１Ａおよび１１Ｂのゲート入力信号を示
す。先ず、制御信号Ｓ１がハイの時、即ち列選択トラン
ジスタ３が導通している期間Ｔ１及びＴ４（各２００μ
ｓ）で積分が行われる。積分終了と共に制御信号Ｓ２が
ハイになり、二つの行選択トランジスタ８Ａ／８Ｂが導
通状態となる。これら行選択トランジスタ８Ａ／８Ｂが
導通している期間の前半、即ち図２の期間Ｔ２及びＴ５
（各１００μｓ）で、それぞれのキャパシタ５Ａ／５Ｂ
で積分された電圧を読み出しライン９Ａ／９Ｂから出力
信号Ｓ４Ａ／Ｓ４Ｂとして出力する。最後に、後半の期
間Ｔ３及びＴ６（各１００μｓ）で制御信号Ｓ３が同時
にハイになり、両キャパシタ５Ａ／５Ｂが再充電され
る。

【００１７】第１の積分サイクル（期間Ｔ１）で通常の
入射光量で光検出素子２に１０ｎＡのダイオード電流を
発生させ、第２の積分サイクル（期間Ｔ４）で入射光量
を大きくし４０ｎＡの電流を発生させた場合の出力信号
について説明する。出力信号Ｓ４Ａ／Ｓ４Ｂはそれぞ
れ、第１積分回路１Ａの出力信号と第２積分回路１Ｂの
出力信号を示す。ここで、リセット電圧（キャパシタ５
Ａ及び５Ｂの充電電圧）は４Ｖとし、出力アンプはゲイ
ン１．０のものを用いた。また、定電流源４Ｂは１００
ｎＡで用いた。

【００１８】期間Ｔ１では、入射光量が通常のレベルで
あったためキャパシタ５Ａの積分が飽和することなく、
出力信号Ｓ４Ａの電圧は３Ｖであった。この時、スイッ
チングトランジスタ６は導通状態にならず、出力信号Ｓ
４Ｂの電圧は４Ｖのままであった。

【００１９】一方期間Ｔ４では、積分開始後１００μｓ
（図２中時刻Ｐ１）で節点電圧（キャパシタ５Ａの端子
電圧）が２Ｖとなりスイッチングトランジスタ６が導通
し、第２積分回路１Ｂによる積分動作が開始した。積分
終了後、出力信号Ｓ４Ｂの出力電圧は２Ｖであった。こ
の時、出力信号Ｓ４Ａは積分開始後１５０μｓ（同、時
刻Ｐ２）で既に飽和し、出力電圧は１Ｖを示した。

【００２０】また光検出素子２の電流値を変えたとこ
ろ、第１積分回路１Ａは３０ｎＡで飽和したが、第２積
分回路１Ｂは８０ｎＡまで飽和しなかった。本実施例は
回路定数を適当に変えることにより、ダイナミックレン
ジを更に拡大することが可能である。しかも、通常の光
量（光検出素子２の電流値で３０ｎＡ以下）では第１積
分回路１Ａで積分が行われるので、従来と同程度のＳ／
Ｎ比を維持できる。

【００２１】以上より、入射光量が大きい場合、スイッ
チングトランジスタ６の働きにより第２積分回路１Ｂに
より積分動作が正常に行われることが確認できた。本実
施例に於いては、従来と同等のＳ／Ｎ比を維持したま
ま、ダイナミックレンジを２．７倍に拡大できた。

【００２２】上述の第１の実施例では、第２積分回路１
Ｂのキャパシタ５Ｂに蓄積された電荷を、この積分回路
１Ｂに専用の定電流源４Ｂによって放電させたが、図３
に示す第２の実施例のように、キャパシタ５Ｂの放電用
電流源として、光検出素子２を用いることもできる。

【００２３】図３を参照すると、本発明の第２の実施例
では、第２積分回路１Ｃのキャパシタ５Ｂの放電経路
が、スイッチングトランジスタ６と、ＤＩＧトランジス
タ４Ｃと、列選択トランジスタ３と、光検出素子２との
直列回路となっている。スイッチングトランジスタ６は
第１の実施例と同様に、第２積分回路１Ｃでの積分開始
のタイミングを第１積分回路１Ａ中のキャパシタ５Ａの
端子電圧で制御するものである。又、ＤＩＧトランジス
タ４Ｃは、第２積分回路１Ｃでの積分の進行に伴なうキ
ャパシタ５Ｂの端子電圧の変化によって放電電流が変化
するのを防止するためのものであって、ゲート電極には
このトランジスタ４Ｂが飽和領域で動作するような一定
バイアス電圧が与えられている。本実施例の構成は実質
的には、第１積分回路１Ａと第２積分回路１Ｃとがそれ
ぞれのキャパシタ５Ａ／５Ｂの放電電流源として光検出
素子２を共有する構成であり、光検出素子２で発生した
電荷の一部が、第２積分回路２Ｃで積分されることにな
る。本実施例も、通常の入射光量での積分を行う第１積
分回路に加えて、入射光量が増加した場合に積分を行な
う第２積分回路を備えているので、従来と同等のＳ／Ｎ
比を確保しつつダイナミックレンジを広げることができ
る。

【００２４】

【発明の効果】以上説明したように、本発明による電荷
積分型光検出器とその信号読み出し回路は、通常の入射
光量に対して高いＳ／Ｎ比が得られるような容量値の電
荷積分用キャパシタを備えた第１積分回路と、過渡的な
大きい入射光量に対して最適設計された電荷積分用キャ
パシタ及びこのキャパシタの放電経路中に設けられたス
イッチング素子を備えた第２積分回路とを有しており、
入射光量が過渡的に増加して第１積分回路が飽和した場
合に、スイッチング素子がこれを検知し、第２積分回路
が自動的に積分動作を開始するように構成されている。

【００２５】これにより本発明によれば、電荷蓄積型光
検出器のＳ／Ｎ比を従来と同等程度に維持しつつしかも
高いダイナミックレンジを実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の回路図である。

【図２】図１に示す回路の動作を説明するためのタイミ
ングチャート図である。

【図３】本発明の第２の実施例の回路図である。

【図４】従来の電荷積分型光検出器の一例の回路図であ
る。

【図５】図４に示す回路の動作を説明するためのタイミ
ングチャート図である。

【符号の説明】

１，１Ａ，１Ｂ，１Ｃ 積分回路 ２ 光検出素子 ３ 列選択トランジスタ ４，４Ａ，４Ｃ ＤＩＧトランジスタ ４Ｂ 定電流源 ５，５Ａ，５Ｂ 電荷積分用キャパシタ ６ スイッチングトランジスタ ８，８Ａ，８Ｂ 行選択トランジスタ ９，９Ａ，９Ｂ 読み出しライン １０，１０Ａ，１０Ｂ 出力アンプ １１，１１Ａ，１１Ｂ リセットトランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電荷積分用キャパシタと、前記電荷積分
   用キャパシタから外部に設けられる光検出素子との接続
   部分に至る電流経路内に設けられた定電流用素子と、前
   記電流経路開閉用のスイッチング素子とが、前記光検出
   素子を直列に含んで放電経路を形成するように接続され
   た構成の積分回路を含み、 前記光検出素子に発生した電荷を前記電荷蓄積用キャパ
   シタで所定の時間積分し、この積分後の前記電荷積分用
   キャパシタの端子電圧を出力信号として読み出すように
   構成された電荷積分型光検出器用の信号読み出し回路に
   おいて、 電荷積分用の第２のキャパシタと、前記第２のキャパシ
   タの放電経路中に設けられた定電流源と、前記第２のキ
   ャパシタの放電経路を前記電荷積分用キャパシタの端子
   電圧に応じて開閉する第２のスイッチング素子とを含む
   第２の積分回路を設け、 前記電荷積分用キャパシタ及び前記第２のキャパシタを
   予め所定の電圧に充電し、前記所定時間の積分の後の前
   記電荷積分用キャパシタの端子電圧および前記第２のキ
   ャパシタの端子電圧を出力信号として読み出すように構
   成したことを特徴とする電荷積分型光検出器用の信号読
   み出し回路。
2. 【請求項２】 請求項１記載の電荷積分型光検出器用の
   信号読み出し回路において、 前記第２の積分回路の前記定電流源に代えて定電流用素
   子を接続し、前記第２の積分回路の放電経路に前記光検
   出素子及び前記積分回路の前記スイッチング素子を直列
   に含むように接続することにより、前記定電流源を前記
   定電流用素子及び前記光検出素子で構成して、前記光検
   出素子に発生した電荷の一部が前記第２のキャパシタで
   積分されるようにしたことを特徴とする電荷積分型光検
   出器用の信号読み出し回路。
3. 【請求項３】 請求項１記載の信号読み出し回路又は請
   求項２記載の信号読み出し回路と光検出素子とを同一半
   導体基板上に形成し集積化したことを特徴とする電荷積
   分型光検出器。
4. 【請求項４】 請求項１記載の信号読み出し回路又は請
   求項２記載の信号読み出し回路と光検出素子とをそれぞ
   れ別個の半導体基板上に形成し、それぞれの半導体基板
   を、前記信号読み出し回路の前記光検出素子との接続部
   分と前記光検出素子とが電気的に接続されるようにして
   一体化したことを特徴とする電荷積分型光検出器。