Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0752719B2 - 縦型半導体超格子の製造方法 - Google Patents
[go: Go Back, main page]

JPH0752719B2 - 縦型半導体超格子の製造方法 - Google Patents

縦型半導体超格子の製造方法

Info

Publication number
JPH0752719B2
JPH0752719B2 JP23930086A JP23930086A JPH0752719B2 JP H0752719 B2 JPH0752719 B2 JP H0752719B2 JP 23930086 A JP23930086 A JP 23930086A JP 23930086 A JP23930086 A JP 23930086A JP H0752719 B2 JPH0752719 B2 JP H0752719B2
Authority
JP
Japan
Prior art keywords
vertical semiconductor
superlattice
semiconductor superlattice
crystal surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23930086A
Other languages
English (en)
Other versions
JPS6394615A (ja
Inventor
孝志 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP23930086A priority Critical patent/JPH0752719B2/ja
Publication of JPS6394615A publication Critical patent/JPS6394615A/ja
Publication of JPH0752719B2 publication Critical patent/JPH0752719B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、超高度の1次元電子トランジスタ、あるいは
低発振しきい値を持つ量子井戸細線構造レーザ等に利用
される縦型半導体超格子の製造方法に関するものであ
る。
〔従来の技術〕
第3図(a)に理想化されたAlAs−GaAs縦型半導体超格
子を示す。同図において、基板表面Sは(100)に対し
[011]方位に角度θだけ傾いている。また、同図
(b)は縦型半導体超格子のX線回折位置を示すもので
あり、同図(a)に示すような理想的な縦型半導体超格
子構造が得られている場合には、図中A、Bに示す位置
に超格子回折が見られる。
このような縦型半導体超格子を作製する試みは、既に分
子線エピタキシャル成長法(MBE)でなされている(ア
プライド フィジックス レターズ 45巻、6号、620
−622頁(1984年):P.M.Petroff等)。このMBE法による
従来方法では、GaAs(100)結晶の[011]方位に1度か
ら5度傾いた基板を用いており、Asビームを照射しなが
ら、AlとGaのビームを1/2分子層に相当する量交互に基
板上に供給することにより、AlAs−GaAs縦型半導体超格
子の作製を試みている。
〔発明が解決しようとする問題点〕
しかし、このMBE法で作製した結晶を電子線回折で調べ
た結果、第3図(a)に示すような理想的な構造は得ら
れなかった。この点について、本願発明者が鋭意研究し
た結果、MBE法によると結晶表面に吸着した原子の表面
拡散距離lが小さいことに原因があることをつきとめ
た。
すなわち、第8図(a)に示すように、まず、ビーム照
射によって基板結晶表面のテラス部(基板結晶表面の水
平の部分)1の任意の位置にAlAs2が吸着し横方向に移
動しようとするが、その表面拡散距離lが小さいため、
同図(b)に示すようにほとんどのAlAsは原子ステップ
(基板結晶表面の段差部)3まで達しない。この状態か
ら引き続いてGaAs4を吸着させるため、テラス上には同
図(c)に示すように2次元核形成が起こってしまう。
その結果、原子ステップから横方向への均一な核形成が
行われず、第3図(a)に示すような縦型半導体超格子
が形成されない。
〔問題点を解決するための手段〕
本発明の縦型半導体超格子の製造方法は上記問題点に鑑
みてなされたものであり、結晶面から所定の方位に傾い
た基板結晶表面上に複数の有機金属化合物ガスを順次切
り換えて導き、前記有機金属化合物ガスに応じた半導体
を前記基板結晶表面上に析出する有機金属気相成長法
(MOCVD法)を用い、前記有機金属化合物ガスに応じて
形成される2種類以上の半導体を1分子層形成する間に
順に析出して超格子を形成するものである。
〔作用〕
MBE法では、成長系内が高真空のため結晶表面の状態が
活性と考えられるが、MOCVD法では、系内の圧力が高く
水素雰囲気で結晶成長を行うため水素吸着により結晶表
面状態が安定し、供給原子が表面に既に吸着された水素
と置換しながら動いてゆくそのため、結晶表面に吸着し
た原子が動き易く、MBE法による場合と比較して表面拡
散距離lが十分に大きくなり、横方向に均一に核形成が
起こる。
〔実施例〕
以下、実施例と共に本発明を詳細に説明する。
第1図は、本発明の一実施例を示す模式図であり、GaAs
(100)面の[011]方位にθ=2度傾いた基板結晶上に
AlAs0.5分子層、GaAs0.5分子層を交互に析出した例を示
している。同図(a)に示すように、基板結晶表面のテ
ラス1上の任意の位置に吸着したAlAs2の原子は、それ
ぞれのテラス上において左方すなわち原子ステップ3に
向かって移動する。そして、同図(b)に示すように、
原子ステップ3から横方向に均一な核形成が行われゆ
く。この核形成が同図(c)に示すようにステップ間隔
dの1/2に達した時点で、AlAs2に代えて引き続きGaAs4
の析出を行い、同図(d)に示すような層を形成する。
以下に実施例の結晶成長条件の詳細を示す。高周波加熱
の横型炉を用い、0.1気圧の減圧化で成長を行った。原
料としてトリエチルアルミニウム、トリエチルガリウム
及びアルシンを用いた。反応管内の分圧は、それぞれ4.
7×10-7atm、1.3×10-6atmおよび4.7×10-4atmであり、
水素キャリアガスも含め全ガス流量は3リッター/分で
ある。また、成長温度は650℃である。そして、この条
件で、原料トリエチルアルミニウムとトリエチルガリウ
ムを交互に3秒ずつ切り替えた。成長速度は、AlAsおよ
びGaAs共に0.47Å/秒であり、6秒間に交互に析出した
AlAsとGaAsの析出量は2.82Å/秒で丁度1分子層の厚さ
に相当する。全成長時間3時間で成長層厚さ0.5μmの
結晶を作製した。
このようにして作製した縦型半導体超格子のX性回折を
第2図に示す。図中A、Bの回折が超格子構造による回
折である。超格子の回折角より超格子周期が原子ステッ
プの間隔と一致していることがわかり、第3図に示す理
想的な縦型半導体超格子が実現していることが明らかで
ある。
本実施例では、(100)から[011]方位へ2度傾けてい
るが、同方向へ0.2度〜4.0度傾いた基板を用いた場合に
も、同様に理想的な縦型半導体超格子が実現できた。な
お、傾斜θとステップ間隔dの関係は、 d=h/tanθ で表される(但し、hは第1図(d)に示すように1分
子層の厚さである)。したがって、たとえば、(100)
面から0.2度傾いた場合には、d=811Å、4.0度傾いた
場合にはd=40Åとなる。
基板面方位に関して、本実施例のごとく(100)面の[0
11]方位に傾いた場合は縦型半導体超格子が形成される
が、[010]方位あるいは[001]方位に傾いた場合には
良好な縦型半導体超格子は得られない。これは原子ステ
ップにある不対ボンド(ダングリングボンド)が[01
1]方位に伸びているためである。また、(111)面の
[11]方位及び(110)面の[11]方位に傾いた基
板結晶上にも良好な縦型半導体超格子が得られている。
さらに、超格子を構成する2種類の半導体を交互に析出
したときの析出量が1分子量相当量よりずれた場合に
は、縦型半導体超格子は大きく傾く。すなわち、第4図
に示すように、超格子の傾き角をβとし、基板の傾き角
をθとすると、 tanβ={1−(m+n)}/tanθ が成立する。ここに、m,nは、(AlAs)m(GaAs)nの
指数m、nであり、m原子層、n原子層を示す。したが
って、m=0.5、n=0.5のときはβ=0度となる。しか
し、例えば1周期で1.1分子層相当の厚さを析出した場
合、すなわち、m+n=1.1の原子層になると、θ=2
度のときにβ=70度にもなり、ほとんど平行型超格子に
近くなってしまう。したがって、1周期の成長速度は正
確に1分子層に合わせる必要がある。そのためには、第
3図(b)に示す理想化された縦型半導体超格子のX線
回折における点AおよびBに示す位置に超格子回折が見
られるように原料供給量を調整すればよい。
また、第5図に成長速度とX線の超格子回折強度の関係
を示す。同付からわかるように、2Å/秒以上の速い成
長速度では付着原子が結晶表面で十分拡散できず、原子
ステップからの成長が起こらない。
また、本実施例では1分子層形成する間に2種類の半導
体を交互に析出しているが、3種類以上の半導体を順に
析出して3種類以上にの半導体からなる縦型半導体超格
子を形成することもできる。
つぎに、第6図および第7図に、このようにして製作さ
れた縦型半導体超格子を利用した素子の具体例を示す。
第6図に示すものは、変調ドーピング構造をもつ1次元
電子FET(電界効果トランジスタ)である。100Å程度の
厚さを持つ縦型半導体超格子をバッファ層(あるいはク
ラッド層)で挟むことにより1次元電子構造となってお
り、電子が1次元化されることにより不純物による散乱
確率が減り高移動度トランジスタが得られる(ジャバニ
ーズ ジャーナル オブ アプライド フィジックス
19巻12号L735−738頁1980年:H.Sakaki)。なお、同図に
おいて、11はソース、12はゲート、13はドレイン、14は
SiドープAlrGa1-rAs層、15は本実施例により製作された
AlAs−GaAs縦型半導体超格子、16は1次元電子ガス、17
はアンドープGaAs層、18は半絶縁性GaAs基板である。
また、光素子への応用として第7図に量子井戸細線構造
レーザを示す。電子および正孔の状態密度が1次元化す
ることにより不連続となり、発振しきい値が温度に対し
て安定化する(アプライドフィジックス レターズ 40
巻11号939−941頁 1982年:Y.Arakawa等)。ここに、21
はp−GaAsキャップ層、22はp−GaAsクラッド層、23は
本実施例により製作されたAlAs−GaAs縦型半導体超格
子、24はn−AlGaAsクラッド層、25はn−GaAs基板であ
る。
〔発明の効果〕
以上説明したように本発明の縦型半導体超格子の製造方
法によれば、MOCVD法を利用しているので、結晶表面に
吸着した原子が動き易く、MBE法による場合と比較して
表面拡散距離lが十分に大きくなる。そのため基板結晶
の原子ステップから横方向に均一に核形成が起こり、理
想的な縦型半導体超格子を形成することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す説明図、第2図は本実
施例により作製した縦型半導体超格子のX線回折図、第
3図(a)は理想的な縦型半導体超格子を示す構造図、
第3図(b)はそのX線回折図、第4図は条件を変えた
場合の縦型半導体超格子を示す構成図、第5図は結晶成
長速度とX線の超格子回折強度の関係を示す特性図、第
6図および第7図はそれぞれ縦型半導体超格子を利用し
た素子の具体例を示す図、第8図は従来の方法示す説明
図である。 1……テラス、2……AlAs、3……原子ステップ、4…
…GaAs。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01S 3/18

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】所定の指数面から所定の方位に傾いた基板
    結晶表面上に複数の有機金属化合物ガスを順次切り換え
    て導き、前記有機金属化合物ガスに応じた半導体を前記
    基板結晶表面上に析出する有機金属気相成長法を用い、
    前記有機金属化合物ガスに応じて形成される2種類以上
    の半導体を1分子層形成する間に順に析出して超格子を
    形成することを特徴とする縦型半導体超格子の製造方
    法。
  2. 【請求項2】基板結晶表面は、低指数面が(100)、(1
    11)または(110)であるときに、それぞれ[011]方
    位、[11]方位または[11]方位に0.2度から4.0度
    傾いたものである特許請求の範囲第1項記載の縦型半導
    体超格子の製造方法。
JP23930086A 1986-10-09 1986-10-09 縦型半導体超格子の製造方法 Expired - Lifetime JPH0752719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23930086A JPH0752719B2 (ja) 1986-10-09 1986-10-09 縦型半導体超格子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23930086A JPH0752719B2 (ja) 1986-10-09 1986-10-09 縦型半導体超格子の製造方法

Publications (2)

Publication Number Publication Date
JPS6394615A JPS6394615A (ja) 1988-04-25
JPH0752719B2 true JPH0752719B2 (ja) 1995-06-05

Family

ID=17042674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23930086A Expired - Lifetime JPH0752719B2 (ja) 1986-10-09 1986-10-09 縦型半導体超格子の製造方法

Country Status (1)

Country Link
JP (1) JPH0752719B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720930B2 (ja) * 1988-07-06 1998-03-04 科学技術振興事業団 グリッド入り量子薄膜素子
EP0386388A1 (en) * 1989-03-10 1990-09-12 International Business Machines Corporation Method for the epitaxial growth of a semiconductor structure
JP2575901B2 (ja) * 1989-11-13 1997-01-29 新技術事業団 グリッド入り量子構造
JPH04154113A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
JPH04154114A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
US5238867A (en) * 1991-07-09 1993-08-24 Posco Educational Foundation Method for preparing an optical switching device having multiple quantum wells
EP0564915B1 (en) * 1992-03-26 2001-10-04 Canon Kabushiki Kaisha Methods for growing compound semiconductor layers
DE69323127T2 (de) * 1992-08-10 1999-07-22 Canon K.K., Tokio/Tokyo Halbleitervorrichtung und Herstellungsverfahren

Also Published As

Publication number Publication date
JPS6394615A (ja) 1988-04-25

Similar Documents

Publication Publication Date Title
JP3224437B2 (ja) Iii−v族化合物半導体装置
Hara et al. Formation and photoluminescence characterization of quantum well wires using multiatomic steps grown by metalorganic vapor phase epitaxy
JP2555881B2 (ja) A▲l▼GaInP系結晶の結晶成長方法および半導体レ−ザ
WO1987001522A1 (fr) Dispositif a semi-conducteurs
JPH0752719B2 (ja) 縦型半導体超格子の製造方法
US5738722A (en) III-V system compound semiconductor device and method for manufacturing the semiconductor device
JPH09148556A (ja) 半導体装置,及びその製造方法
JPH01128423A (ja) 半導体装置
JP2733725B2 (ja) 半導体結晶成長方法
JP2654828B2 (ja) 量子細線を有する半導体装置及びその製造方法
JP3278035B2 (ja) 電流狭窄構造を持った量子箱構造及びその作成法
US5246878A (en) Capping layer preventing deleterious effects of As--P exchange
JP2504849B2 (ja) 半導体量子箱構造およびその製造方法
JPH02139970A (ja) 半導体量子箱の作製方法
JPH08181301A (ja) 量子ドット構造及びその製造方法
JPH0513328A (ja) 混晶半導体装置およびその製造方法
JP2650770B2 (ja) 縦型超格子素子の製造方法
JP3120436B2 (ja) 半導体装置用のエピタキシャル結晶の製造方法
JPH0712082B2 (ja) 選択ド−プ・ヘテロ構造
JP3247424B2 (ja) 三−五族化合物半導体のガスエッチング方法
JP3047523B2 (ja) 選択エピタキシャル成長方法
JPH02156521A (ja) 量子井戸構造の製造方法
JP2531095B2 (ja) 半導体素子
JPH0728079B2 (ja) 半導体レ−ザの製造方法
JPH03283427A (ja) 高電子移動度トランジスター用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term