JPH0789281B2

JPH0789281B2 - 二重化伝送装置の自動切換装置

Info

Publication number: JPH0789281B2
Application number: JP59278176A
Authority: JP
Inventors: 秀樹勝又
Original assignee: 株式会社明電舍
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1995-09-27
Anticipated expiration: 2010-09-27
Also published as: JPS61150004A

Description

【発明の詳細な説明】産業上の利用分野この発明はプログラマブルコントローラを用いた二重化
伝送装置の主系と従系とを自動的に切換える二重化伝送
装置の自動切換装置に関する。

従来の技術一般にプログラマブルコントローラ（以下PCと称す）等
を用いてプロセス制御を行う場合、その制御の信頼性を
向上させるためにPCを二重化することが行われている。

発明が解決しようとする問題点 PCを二重化する手段として通常、同一のPCをバスに並列
に接続し、一方を主系PC,他方を従系PCに設定する主、
従系設定要素（この要素は普通マニアルスイツチ）がPC
を構成するCPU等を取付けた基板に設けられている。こ
の設定要素は、通常、主系PCが動作するようにセツトさ
れ、主系PCが故障等になつたときに、従系PCの設定要素
を操作して従系PCを動作させるようにしている。

しかし、故障時、前記設定要素は手動にて切換えるため
に、瞬時に切換動作ができないために、プロセス制御に
重大な支障を及ぼすおそれがある。

問題点を解決するための手段及び作用この発明は主系PCか、従系PCかの判定信号を零電位に設
定するか、プラス電位に設定し、この設定信号と主系PC
か従系PCかの動作信号とを判断部に与えて、この判断部
で主系PCが非動作になつたことを判断したときに、その
判断信号と主系従系切換情報交換信号とから主系従系切
換部から切換信号を送出し、主系PCが故障のときには従
来PCに、主系PCの故障復帰時には従系PCから主系PCに自
動的に切換えるようにしたものである。

実施例以下図面を参照してこの発明を一実施例に基づいて説明
する。

第１図において、1,2はバスライン3,4間に並列接続され
た主系PCと従系PCで、通常は主系PC1がバスライン3,4間
に接続され、従系PC2は通常電気的にバスライン3,4間か
らはしや断されている。５は主系PC1か従系PC2かを判定
する主従系判定信号送出部で、この送出部５には主系PC
1と従系PC2から予め設定された判定信号が与えられる。
この送出部５で判定された信号は主系従系PC動作，非動
作判断部６に入力される。この判断部６には主系PC1か
従系PC2かのどちらが動作しているかを検出する動作検
出信号送出部７の信号が入力される。判断部６は送出部
5,7からの信号により主系PC1が動作しているのか、非動
作なのかを判断して主系従系切換部８に切換信号を与え
る。この切換部８には主系、従系切換のための情報交換
用信号が送出部９から与えられる。これにより切換部８
は主系PC1から従系PC2に動作を切換える信号を送出す
る。

上記のように構成することにより、主系PC1が故障した
ときに、動作検出信号送出部７から判断部６に主系PC1
の非動作信号が入力される。判断部６は送出部５からの
判定信号とから判断して切換部８に判断信号を与える。
切換部８は入力された判断信号と切換情報交換用信号の
関係から従系PC2にバスライン3,4を切換接続する。

次に第１図を実施するための例を第２図及び第３図に示
す。第２図は主系PC1と従系PC2を構成したプリント基板
（図示省略）が装着されるマザーボード11で、このマザ
ーボード11にはプラス電位ライン及び零電位ラインのパ
ターン12,13が形成されている。図中丸印はプリント基
板を装着するためのコネクタ（図示省略）取付部で、図
示破線14で囲んだ部分が主系PC用、図示破線15で囲んだ
部分が従系PC用である。前記丸印のうち符号14aは零電
位ラインパターン13に接続され、符号15aはプラス電位
ラインパターン12に接続される。また、符号14bと15bは
共通接続線16で接続されて主系、従系切換えのための情
報交換用信号ラインMASACTL（以下MTLと称す）として使
用される。この第２図は第１図に示した主従系判定信号
送出部５、動作検出信号送出部７及び情報交換用信号送
出部９から送出される信号を得るものである。

第３図は第１図の判断部６と主系従系切換部８を示し、
特に第３図は主系のみの回路構成図であり、従系も同様
な回路構成となつている。

第３図において、21は第２図に示した符号14aの信号MAS
TERL（以下STLと称す）が入力される第1NOT回路で、こ
の第1NOT回路21の出力信号はオープンコレクタの第1NAN
D回路22の第１入力に供給される。この第1NAND回路22の
第２入力にはPC動作信号OWNACTH（以下OWHと称す）が入
力される。この動作信号OWHは第１図の動作検出信号送
出部７から送出される。第1NAND回路22の出力端はプル
アツプ抵抗23を介して電源ラインに接続されるとともに
前記情報交換用信号ラインMTLに接続される。24は第2NA
ND回路で、この回路24の第１入力には第1NAND回路22の
出力信号が供給され、第２入力には第1NOT回路21の出力
信号が供給される。25は第3NAND回路で、この第3NAND回
路25の第１入力には第1NAND回路22の出力信号を第2NOT
回路26で反転させた信号が入力され、第２入力には信号
STL、第３入力には信号OWHがそれぞれ入力される。第2N
AND回路24と、第3NAND回路25のそれぞれの出力信号は第
4NAND回路27に入力される。第4NAND回路27の出力信号は
第1,第２タイマー回路28,29に入力され、第１タイマー
回路28は信号の立上りで動作を開始し、第２タイマー回
路29は信号の立下りで動作を開始するものである。両タ
イマー回路28,29の出力信号｛T₁（第１タイマー回路の
タイマ値）、T₂（第２タイマー回路のタイマ値）｝はNO
R回路30を介してＤ型フリツプフロツプ31の入力端Ｃに
供給される。Ｄ型フリツプフロツプ31の入力端Ｄには第
4NAND回路27の出力信号を第3NOT回路32で反転して供給
される。Ｄ型フリツプフロツプ31の出力信号は第1,第2A
ND回路33,34の第１入力に供給される。第1AND回路33は
伝送路に送信データTXDATAを送出するゲートで、その第
２入力に内部伝送送信データTXHが入力される。また、
第2AND回路34は受信データRXDATAを伝送路から取り込む
ゲートで、その第２入力に受信データが入力され、出力
に内部伝送受信データRXHを得る。

次に第３図の回路構成の作用を第４図から第７図を用い
て述べる。まず、各信号について述べるに、前記信号ST
Lはバスラインの位置で決定される主系PCか従系PCから
の入力で、主系PCならば論理「０」、従系ならば論理
「１」と判定し、送出部５からこの判定信号が送出され
る。また信号OWHは自系が動作であることを示すもの
で、動作中のとき論理「１」、故障あるいは内部プロセ
ツサの停止等で論理「０」となり、この信号は動作検出
信号送出部７から送出される。イニシヤル信号INITLは
電源投入時に送出されるもので、論理「０」で信号有り
となる。

次にタイミングチヤートにより主系PCの動作状態の場合
について述べる。第４図において、時点（イ）におい
て、主系PC自身が動作中から非動作へと変化すると、時
点（ロ）でフリツプフロツプ31の出力Ｈが論理「０」と
なる。すると第1,第2AND回路33,34のゲートが閉じられ
て、外部への送信と外部からの受信を停止する。時点
（ハ）は主系PCが非動作から動作に復帰し、この時点か
らタイマーT₂時間経過後の時点（ニ）において、フリツ
プフロツプ31の出力Ｈが「１」となつて第1,第2AND回路
33,34のゲートが開き送受データのデータ伝送が可能と
なる。

第５図は従系のタイミングチヤートで、第３図と同様に
構成された回路で第５図のように動作される。第５図に
おいて、時点（イ）で主系PCの非動作を識別し、時点
（ロ）で主系PCに代り従系側のフリツプフロツプ（図示
せず）の出力Ｈが論理「１」となつて外部との交信（伝
送）が可能となつて主系PCから従系PCが動作可能状態に
なる。時点（ハ）になると主系PCが復帰されて動作を開
始すると、時点（ニ）でフリツプフロツプの出力Ｈが論
理「０」となり従系PCは外部との交信ができなくなる。

上記のように主系PCの故障等の非動作を検出すると自動
的に従系PCが主系PCに代つて動作され、主系PCが復帰し
たときには従系は再び待期状態に戻る。

第６図は従系PCが時点（ロ）で主系PCに代つて外部との
交信中に従系自身が故障等になつたとき、時点（ハ）に
おいて非動作状態になり、時点（ニ）で従系の外部交信
を断つ場合のタイミングチヤートである。

第７図は初期化のときのタイミングチヤートで、主系，
従系ともタイマー回路28,29が動作され、第３図の第3NO
T回路32の出力をフリツプフロツプ31でサンプルし、
フリツプフロツプ31の出力Ｈとする。ここで、出力は
主系，従系に関係なく外部交信可能であるかどうかの状
態を表わす。＝０で交信不可、＝１で交信可であ
る。第７図中の矢印（イ）は第4NAND回路27の出力Ｄの
状態で第1,第２タイマー回路28,29のどちらかが駆動さ
れ、出力Ｄ＝１のときタイマー回路28が動作され、出力
Ｄ＝０のときタイマー回路29が動作される。

なお第４図と第５図を比較するとT₁＜T₂となつている。
これは外部との交信が非動作になるPCを早めに断ち、外
部との交信動作になるPCの交信を遅くし、双方が交信状
態となることを避けるためにタイマー値T₁,T₂を異なる
値に設定した。また、活線で主系PCを抜いたとき、バス
信号MTLの信号論理を動作中であれば常に零とし、バス
ラインから抜いたとき従系側のプルアツプ抵抗により必
らず主系PCの非動作を検出できるようにした。

発明の効果以上述べたように、この発明によれば二重化された伝送
装置の主系従系を予め設定するようなこともなくなり、
かつ主系従系の切換えが故障時に自動的に行われるため
に主系従系設定要素を省くことができる。また、活線で
主系を抜いたときにも自動的に従系に切換わるのでプロ
セス制御に影響を及ぼすこともなく、主従系双方が同時
に交信状態とならないように切換ることができるととも
に、CPUの介在がなくて切換るために、高速切換が可能
になる。さらに、機械的な切り替えスイッチを用いずに
切換接続が可能になる等の利点がある。

【図面の簡単な説明】

第１図はこの発明の構成を示すブロツク図、第２図及び
第３図はこの発明の一実施例を示すもので、第２図はマ
ザーボードに装着される主系従系PCの配置状態を示す構
成説明図、第３図は第１図に示した判断部と主系従系切
換部の具体的な実施例を示す回路構成図、第４図から第
７図は上記実施例の動作を説明するためのタイミングチ
ヤートである。１……主系PC、２……従系PC、５……主従系判定信号送
出部、６……判断部、７……動作検出信号送出部、８…
…主従系切換部、９……情報交換用信号送出部。

Claims

【特許請求の範囲】

【請求項１】主系プログラマブルコントローラと従系プ
ログラマブルコントローラとをバスラインに並列接続し
て二重化し、前者のコントローラが伝送不能になったと
きに、後者のコントローラに切換るように形成された二
重化伝送装置において、前記主系プログラマブルコントローラか従系プログラマ
ブルコントローラかの動作判定信号が予め設定され、こ
の判定信号により主系プログラマブルコントローラか従
系プログラマブルコントローラかを判定する主従系判定
信号送出部と、前記主系プログラマブルコントローラか
従系プログラマブルコントローラのどちらが動作してい
るかを検出する動作検出信号送出部と、この動作検出信
号送出部と前記主従系判定信号送出部の出力信号が入力
され、この出力信号からどちらの系のプログラマブルコ
ントローラが動作しているのか、どちらの系のプログラ
マブルコントローラが非動作であるかを判断して出力す
る判断部と、この判断部からの判断出力信号と主系従系
切換情報交換用信号とが与えられ、両信号から主系、従
系プログラマブルコントローラのうち正常な系に切換る
際に、外部との交信が非動作になるプログラマブルコン
トローラを早めに断ち、外部と交信動作になるプログラ
マブルコントローラの交信を遅くなるように切換る主従
系切換部とを備えてなる二重化伝送装置の自動切換装
置。