Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0793394B2 - Ceramic package for mounting semiconductor substrate - Google Patents
[go: Go Back, main page]

JPH0793394B2 - Ceramic package for mounting semiconductor substrate - Google Patents

Ceramic package for mounting semiconductor substrate

Info

Publication number
JPH0793394B2
JPH0793394B2 JP60237327A JP23732785A JPH0793394B2 JP H0793394 B2 JPH0793394 B2 JP H0793394B2 JP 60237327 A JP60237327 A JP 60237327A JP 23732785 A JP23732785 A JP 23732785A JP H0793394 B2 JPH0793394 B2 JP H0793394B2
Authority
JP
Japan
Prior art keywords
ceramic
substrate
ceramic substrate
metal
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60237327A
Other languages
Japanese (ja)
Other versions
JPS6298648A (en
Inventor
保敏 栗原
隆宣 山本
広一 井上
正昭 高橋
耕明 八野
守 沢畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60237327A priority Critical patent/JPH0793394B2/en
Publication of JPS6298648A publication Critical patent/JPS6298648A/en
Publication of JPH0793394B2 publication Critical patent/JPH0793394B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69Insulating materials thereof
    • H10W70/692Ceramics or glasses

Landscapes

  • Ceramic Products (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体基体搭載用セラミツクパツケージ、特に
熱発生素子を高密度に集積した半導体集積回路基体を収
納するのに好適な高熱伝導性パツケージに関する。
Description: FIELD OF THE INVENTION The present invention relates to a ceramic package for mounting a semiconductor substrate, and more particularly to a high thermal conductivity package suitable for accommodating a semiconductor integrated circuit substrate in which heat generating elements are integrated at high density.

〔発明の背景〕[Background of the Invention]

従来において、電子計算機では計算速度の速いことが要
求されるため、近年、限定された半導体基板中に発熱を
ともなう半導体素子を多数個集積し、もつて各素子間の
電気的連絡配線長を可及的に短縮した半導体装置、即ち
Large Scale Integrated Circuit(以下LSIと言う)チ
ツプが開発されている。又、そのLSIチツプと搭載し、
同チツプと外部回路とを電気的中継接続しかつ同チツプ
の収納容器を兼ねる基板ないしパツケージも、多層かつ
高密度に電気配線され、もつて中継接続配線長を実質的
に短縮されてきている。そして、チツプで発生する熱を
効率的に外部へ放出する実装構造も開発されてきてい
る。この一例として(1)エル.エム.マハリンガム
(L.M.Mahalingam)らによるソリツド ステート テク
ノトジイ(Solid State Technology)163〜173頁,5月
(1984年)におけるバイポーラデバイス パッケージン
グ−エレクトリカル サーマル アンド メカニカル
ストレス コンシダレーシヨン(Bipolar Device Packa
ging−Electrical,Thermal and Mechanical Stress Con
siderations)と題する論文で、ピン グリツド アレ
イ パツケージ(Pin Grid Array Package)(以下PGA
と略記)の熱放散性向上のため、チツプをダイボンデイ
ングするための凹部をベリリヤとアルミナとで複合的に
構成することを開示している。即ち、チツプを搭載する
部分には熱伝導率(400W/m・k)の高いベリリヤを用
い、そして中空部を有するアルミナにはワイヤボンデイ
ングパツド及び外部端子を配設すると共に同パツドから
外部端子に至る電気配線を施こし、終局的にチツプから
外部回路に至る中継電気配線用基板としての役割を付与
している。上記ベリリヤには、チツプ搭載面の反対側の
面に放熱フインが熱的に係合されている。
In the past, since electronic computers are required to have high calculation speed, in recent years, a large number of semiconductor elements that generate heat are integrated in a limited semiconductor substrate, which makes it possible to increase the length of electrical communication wiring between each element. Semiconductor device shortened as much as possible
Large Scale Integrated Circuit (hereinafter referred to as LSI) chips have been developed. Also, it is mounted with the LSI chip,
The board or package that electrically connects the chip and an external circuit and doubles as a storage container for the chip is also electrically wired in multiple layers and at high density, and thus the relay connection wire length has been substantially shortened. A mounting structure that efficiently releases the heat generated by the chip to the outside has also been developed. As an example of this, (1) El. M. Bipolar Device Packaging-Electrical Thermal and Mechanical in Solid State Technology 163-173, May (1984) by LM Mahalingam et al.
Stress Concurrency (Bipolar Device Packa
ging-Electrical, Thermal and Mechanical Stress Con
in a paper entitled "siderations", the Pin Grid Array Package (PGA).
In order to improve the heat dissipation of the chip, it is disclosed that the recess for die-bonding the chip is composed of beryllia and alumina in a composite manner. That is, a beryllia with a high thermal conductivity (400 W / m · k) is used for the part where the chip is mounted, and the wire bonding pad and the external terminal are arranged on the alumina having the hollow part and the pad is connected to the external terminal. Electrical wiring is provided to finally provide a role as a substrate for relay electrical wiring from the chip to an external circuit. A heat radiation fin is thermally engaged with the surface of the belly rear surface opposite to the chip mounting surface.

上記構造では、熱発生部のジヤンクシヨンからケースと
してのベリリヤ板外面に至るまでの熱抵抗が約1℃/wで
あり、ベリリヤ板をアルミナ板で代替した場合の約3.5
℃/Wに比べ優れた放熱性を有する。又、上記構造では高
い気密性を確保し後続の熱的プロセスに対する耐力を確
保する観点から、上記ベリリヤ板とアルミナ基板は銀ろ
う付けによつて一体化されるのが一般的である。同構成
は熱膨張係数が近似(ベリリヤ:8×10-6/℃,アルミナ:
7×10-6/℃,いずれも室温〜400℃)し、しかも銀ろう
付け処理(約800℃)に耐える金属化技術の確立された
セラミツク部材どうしの接合体に基づく。したがつて、
上記構造体は熱的変化に追随可能な高信頼性パツケージ
になり得る。
In the above structure, the thermal resistance from the junction of the heat generating part to the outer surface of the beryllia plate as a case is about 1 ° C / w, and about 3.5 when the beryllia plate is replaced by an alumina plate.
Has excellent heat dissipation compared to ° C / W. Further, in the above structure, from the viewpoint of ensuring high airtightness and proof stress for the subsequent thermal process, the beryllia plate and the alumina substrate are generally integrated by silver brazing. The thermal expansion coefficient of this structure is similar (Berrillia: 8 × 10 -6 / ℃, alumina:
7 × 10 -6 / ℃, all room temperature to 400 ℃) and is based on the joined body of ceramic members with established metallization technology that can withstand silver brazing (about 800 ℃). Therefore,
The structure can be a highly reliable package that can follow thermal changes.

しかしながら、上記先行技術例(1)の最大の難点は、
毒性問題を有する点である。
However, the biggest drawback of the above prior art example (1) is that
It has a toxicity problem.

一方、窒化アルミニウム焼結体は、近年の焼結技術や精
製技術の向上に伴なつて、電子部品用基板材料として注
目に値する好ましい物性が付与されるに至つている。
On the other hand, the aluminum nitride sintered body has been provided with preferable physical properties notable as a substrate material for electronic parts with the recent improvement of sintering technology and refining technology.

例えば、(2)安斉らによるプロシーデイング オブ
ザ フアスト アイイイイ シンポジウム(Proceeding
of the 1st IEEE Symposium)23〜28頁,Oct.,(1984
年)におけるデベロツプメント オブ ハイ サーマル
コンダクテイブ アルミニウム ナイトライド サブ
ストレイト マテリアル バイ プレツシヤーレス シ
ンタリング(Develop ment of High Thermal Conductiv
e Aluminium Nitride Substrate Material by Pressure
less Sintering)と題する論文では、Y2O5添加無加圧焼
結により窒化アルミニウム体に熱伝導率40〜100W/m・
k、体積抵抗率1014Ωcm以上(室温)、誘電率8.8(1MH
z)、誘電強度140〜170KV/cm(室温)、熱膨張係数4.5
×10-6/℃(室温〜400℃)、曲げ強度40〜50kg/mm2なる
性質を有することを開示している。
For example, (2) Proceeding of
The Just A Good Symposium (Proceeding
of the 1st IEEE Symposium) pages 23-28, Oct., (1984
Development of High Thermal Conductive Aluminum Nitride Substrate Material Bi-Precisionless Sintering (Development of High Thermal Conductiv
e Aluminum Nitride Substrate Material by Pressure
less Sintering In) article entitled, Y 2 O 5 added thermal conductivity 40~100W / m · aluminum nitride body by pressureless sintering
k, volume resistivity 10 14 Ωcm or more (room temperature), dielectric constant 8.8 (1MH
z), dielectric strength 140-170KV / cm (room temperature), thermal expansion coefficient 4.5
It is disclosed that it has a property of × 10 −6 / ° C. (room temperature to 400 ° C.) and bending strength of 40 to 50 kg / mm 2 .

又、(3)黒川によるプロシーデイング オブ ザ フ
アスト アイイイイ シンポジウム(Proceeding of th
e 1st IEEE Symposium)15〜22頁,Oct.,(1984年)にお
けるエ エル エヌ サブストレイテス ウイズ ハイ
サーマル コンダクティ(AIN Substrates with High
Thermal Conductivity)と題する論文では、高純度,
高密度に精製された窒化アルミニウム粉を加圧焼結し
て、熱伝導率160W/m・k(室温)、電気抵抗率5×1013
Ωcm(室温)、誘電率8.9(1MHz)、屈曲強度5000kg/mm
2、熱膨張係数4.3×10-6/℃(室温〜400℃)なる性質を
有する窒化アルミニウム体を開示している。
Also, (3) Proceeding of the symposium by Kurokawa
e 1st IEEE Symposium) Page 15-22, Oct., (1984), NL Substrates with High Thermal Conductivity (AIN Substrates with High)
In the paper entitled Thermal Conductivity),
High-density refined aluminum nitride powder is pressure-sintered to have a thermal conductivity of 160 W / m · k (room temperature) and an electrical resistivity of 5 × 10 13.
Ωcm (room temperature), dielectric constant 8.9 (1MHz), bending strength 5000kg / mm
2. Disclosed is an aluminum nitride body having a property of a thermal expansion coefficient of 4.3 × 10 −6 / ° C. (room temperature to 400 ° C.).

〔発明の目的〕[Object of the Invention]

本発明は、従来セラミツクパツケージの欠点を改め、高
い放熱性と気密性が安定して維持される半導体基体搭載
用セラミツクパツケージを提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to remedy the drawbacks of conventional ceramic packages and to provide a semiconductor package for mounting a semiconductor substrate on which high heat dissipation and airtightness are stably maintained.

〔発明の概要〕[Outline of Invention]

本発明は、半導体基体と外部回路との電気的中継回路を
形成する回路配線基板としての第1セラミック基板と、
上記半導体基体を搭載する部分を有する第2セラミック
基板とし接合してなる半導体基体搭載用セラミックパッ
ケージにおいて、第1セラミック基板は、アルミナ、ム
ライト、また、ガラスセラミックのうちのいずれかを母
材とするセラミック材からなり、第2セラミック基板
は、焼結体窒化アルミニウムからなることを特徴とす
る。
The present invention relates to a first ceramic substrate as a circuit wiring substrate that forms an electrical relay circuit between a semiconductor substrate and an external circuit,
In a semiconductor-base-mounting ceramic package, which is joined to a second ceramic substrate having a portion for mounting the semiconductor base, the first ceramic substrate is made of alumina, mullite, or glass ceramic as a base material. The second ceramic substrate is made of a ceramic material, and the second ceramic substrate is made of sintered aluminum nitride.

半導体基体を搭載する部分を有する第2セラミック基板
として、焼結体窒化アルミニウムを採用すれば、熱伝導
率が高いので、発熱素子を直接搭載しても高い放熱性が
実現できる。また、焼結体窒化アルミニウムは発熱素子
と熱膨張係数が近似しているので、素子の接着部に生ず
る残留応力が軽減される。
If sintered aluminum nitride is used as the second ceramic substrate having a portion on which the semiconductor substrate is mounted, the thermal conductivity is high, so that even if the heating element is directly mounted, high heat dissipation can be realized. Further, the coefficient of thermal expansion of the sintered aluminum nitride is similar to that of the heating element, so that the residual stress generated in the bonded portion of the element is reduced.

一方、回路配線基板としての第1セラミック基板をアル
ミナ、またはムライト、またはガラスセラミックのうち
のいずれかを母材とするセラミック材とすれば、これら
は、材料の性質からセラミックのグリーンシート化やス
ルーホールの形成が容易であり、かつ積層体の焼成の際
に生ずる変形や発泡が少ないので、特に多層配線化が容
易となる。また、上述したセラミック材は、比較的誘電
率が低いので、第1セラミック基板に形成される配線は
信号の伝播遅延が少ない。
On the other hand, if the first ceramic substrate as a circuit wiring substrate is a ceramic material having alumina, mullite, or glass ceramic as a base material, these are formed into green sheets of ceramics or through sheets due to the nature of the material. Since holes can be formed easily and deformation and foaming that occur during firing of the laminated body are small, it is particularly easy to form a multilayer wiring. Further, since the above-mentioned ceramic material has a relatively low dielectric constant, the wiring formed on the first ceramic substrate has a small signal propagation delay.

第1セラミック基板及び第2セラミック基板の上述のセ
ラミック材を採用すると、基板どうしの接合が問題であ
る。本発明では、第1セラミック基板と第2セラミック
基板とを、アルミニウム、銅、ニッケルの群から選択さ
れた少なくとも1種の金属及び上記金属のシリコン合金
からなる金属層を介して接合することにより、気密性が
高く、強度の大きい接合を実現している。
When the above-mentioned ceramic materials of the first ceramic substrate and the second ceramic substrate are adopted, bonding between the substrates is a problem. In the present invention, by bonding the first ceramic substrate and the second ceramic substrate through at least one metal selected from the group of aluminum, copper and nickel and a metal layer made of a silicon alloy of the above metal, High airtightness and high strength bonding are realized.

具体的には少くとも上記第2セラミツク基板と金属層
は、上記金属層構成金属とシリコンからなる合金層を介
装することにより接合力が保たれている。
Specifically, at least the second ceramic substrate and the metal layer have a joining force maintained by interposing an alloy layer composed of the metal for forming the metal layer and silicon.

本発明において、上記第1セラミツク基板と第2セラミ
ツク基板は、上記両者間にアルミニウム,銅,ニツケル
の群から選択された少くとも1種の金属からなる金属層
を介装され、熱圧着の手法即ち圧力印加のもとでの熱処
理によつて接合される。この場合重要な課題は、従来ア
ルミナセラミツクと金属との一体化接合に採られてきた
固相拡散接合の手法を、窒化アルミニウムと金属との接
合に適用が困難であるという点である。これは、窒化ア
ルミニウムの接合界面付近に過大な残留応力が生ずるこ
とに基づく。この技術課題を克服するためには本発明パ
ツケージに導入された最も新規な点は、窒化アルミニウ
ムと金属との接合界面に粒径1μm以下と微細な結晶粒
からなる共晶合金を主体にした遷移領域を設け、同遷移
層の優れた塑性変形性能により過大な応力の残留を回避
した点である。
In the present invention, the first ceramic substrate and the second ceramic substrate have a metal layer made of at least one metal selected from the group consisting of aluminum, copper and nickel interposed therebetween, and a thermocompression bonding method. That is, they are joined together by heat treatment under the application of pressure. In this case, an important issue is that it is difficult to apply the solid-phase diffusion bonding method, which has been conventionally adopted for the integral bonding of the alumina ceramic and the metal, to the bonding of the aluminum nitride and the metal. This is because an excessive residual stress is generated in the vicinity of the aluminum nitride bonding interface. In order to overcome this technical problem, the most novel point introduced into the package of the present invention is a transition mainly composed of a eutectic alloy having a grain size of 1 μm or less and fine crystal grains at the bonding interface between aluminum nitride and metal. This is because a region is provided to prevent excessive stress from remaining due to the excellent plastic deformation performance of the transition layer.

共晶合金に着目した理由は、同合金から微細粒である程
粒界塑性変形性能が増す点にある。
The reason for paying attention to the eutectic alloy is that the grain boundary plastic deformation performance increases as the alloy becomes finer.

したがつて、本発明半導体基体搭載用セラミツクパツケ
ージの製法は、上記第1セラミツク基板と第2セラミツ
ク基板の所要部にアルミニウム,銅,ニツケル群から選
択された少くとも1種の金属層を介装し、この際第2セ
ラミツク基板と金属層の間にシリコンが高濃度になるよ
うに調整され、圧力印加のもとで上記金属とシリコン系
合金であつて最低限の融点を持つ共晶合金を生成する温
度で熱処理することを特徴とする。
Therefore, according to the method of manufacturing the ceramic package for mounting a semiconductor substrate of the present invention, at least one metal layer selected from the group consisting of aluminum, copper and nickel is interposed in a required portion of the first ceramic substrate and the second ceramic substrate. At this time, silicon is adjusted to have a high concentration between the second ceramic substrate and the metal layer, and a eutectic alloy having the minimum melting point of the metal and the silicon-based alloy is applied under pressure. It is characterized in that it is heat-treated at a temperature at which it is generated.

上記の熱処理温度は、(1)金属がアルミニウム又はア
ルミニウムを主体にする場合、アルミニウムの融点660
℃未満かつAl−11.3重量%Si共晶合金の融点577℃以上
の範囲、(2)金属が銅又は銅を主体にする場合、銅の
融点1083℃未満でかつCu−16重量%Si共晶合金の融点80
2℃以上の範囲、そして(3)金属がニツケル又はニツ
ケルを主体とする場合、ニツケルの融点1453℃未満でか
つNi−38重量%Si共晶合金の融点966℃以上の範囲であ
る。
The above heat treatment temperature is (1) when the metal is mainly aluminum or aluminum, the melting point of aluminum is 660.
Below ℃ and a melting point of Al-11.3 wt% eutectic alloy of 577 ℃ or more, (2) when the metal is mainly copper or copper, the melting point of copper is below 1083 ℃ and Cu-16 wt% Si eutectic Alloy melting point 80
In the range of 2 ° C or higher, and (3) when the metal is mainly nickel or nickel, the melting point of nickel is less than 1453 ° C and the melting point of the Ni-38 wt% Si eutectic alloy is 966 ° C or more.

上記熱処理による窒化アルミニウムと金属層のより詳細
な接合メカニズムは今後の解明に待つ所が多いが、本発
明者らは以下のプロセス段階を経るものと推測してい
る。即ち、金属層と窒化アルミニウムが押圧と熱エルネ
ギを受けて接触界面を増す第1過程と、シリコンが高濃
度に調整された領域が溶融するとともに、アルミニウム
と、窒素と同領域への溶融が促進されるとともにシリコ
ンと窒素の結合が促進される第2過程と、そして上記溶
融領域が固化された上記アルミニウムとシリコンの共晶
合金と窒化ケイ素を主体とする微細結晶粒からなる遷移
領域と、上記金属及び窒化アルルミニウムとの界面の生
成する第3過程である。
The more detailed bonding mechanism between the aluminum nitride and the metal layer by the heat treatment is awaiting further elucidation, but the present inventors presume that the following process steps will be taken. That is, the first process in which the metal layer and the aluminum nitride are subjected to pressure and heat energy to increase the contact interface, and the region where the silicon concentration is adjusted to high is melted, and the melting of aluminum and nitrogen into the same region is promoted. And a second step in which the bond between silicon and nitrogen is promoted, and a transition region composed of the eutectic alloy of aluminum and silicon in which the molten region is solidified and fine crystal grains mainly composed of silicon nitride, This is the third step of forming an interface between the metal and aluminum nitride.

〔発明の実施例〕Example of Invention

次に図面を参照して、本発明の実施例を更に詳細に説明
する。第1図は、本発明第1実施例におけるPGAの概略
断面図及び同PGAを構成する要部の拡大断面模式図であ
る。
Embodiments of the present invention will now be described in more detail with reference to the drawings. FIG. 1 is a schematic cross-sectional view of a PGA according to a first embodiment of the present invention and an enlarged schematic cross-sectional view of a main part constituting the PGA.

第1図を参照するに、11は平板の中央部に貫通して設け
られた中空穴(開口部約11mm×11mm)111と中空穴111の
上縁部にワイヤボンデイング用金属パツド(長手方向0.
8mm)の設けられた段差112とともに、段差112のパツド
から金属ピン(144個)14に至る2層電気配線(図示を
省略)を具備したアルミナ焼結体を母材とする第1セラ
ミツク基板(39.4mm×39.4mm×1.77mm)であり、10は半
導体基体をダイボンデイングするために金属化層101を
具備した窒化アルミニウム焼結体からなる第2セラミツ
ク基体(16mm×16mm×0.6mm)である。第1及び第2セ
ラミツク基体は閉ループ状アルミニウム片からなる金属
層12を介装して接合されているが、特に上記第2セラミ
ツク基体10と金属層12間には遷移領域121が存在し接合
力の維持に寄与している。
Referring to FIG. 1, reference numeral 11 denotes a hollow hole (opening approximately 11 mm × 11 mm) provided through the center of the flat plate 111, and a metal pad for wire bonding (longitudinal direction 0) at the upper edge of the hollow hole 111. .
(8 mm) provided with a step 112 and a two-layer electric wiring (not shown) from the pad of the step 112 to the metal pins (144) 14 the first ceramic substrate using an alumina sintered body as a base material ( 39.4 mm × 39.4 mm × 1.77 mm), and 10 is a second ceramic substrate (16 mm × 16 mm × 0.6 mm) made of an aluminum nitride sintered body provided with a metallization layer 101 for die-bonding the semiconductor substrate. . The first and second ceramic bases are joined by interposing a metal layer 12 made of a closed loop aluminum piece, and in particular, a transition region 121 exists between the second ceramic base 10 and the metal layer 12, and the joining force is increased. Contribute to the maintenance of.

第2セラミツク10は、高純度アルミナ粉と炭素粉との混
合物を窒素雰囲気下で1600℃、5時間熱処理し、引続き
過剰の炭素を酸素存在下の加熱によつて除去して得た高
純度合成窒化アルミニウム粉(粒径1μm以下)を、窒
素雰囲気中で加圧焼結(200kg/cm2,2000℃,3時間)して
得た板である。又、第2セラミツク10は、例えばY2O5
CaOの如き物質で代表されるような熱伝導性を損なわな
い添加物とともに焼結された窒化アルミニウムで代替す
ることが可能である。更に、窒化アルミニウムは透光性
を付与しやすい物質として周知であるが、第2セラミツ
クは光照射によるLSIチツプの誤動作を避ける立場か
ら、非透光性処理を施された物であることが望ましい。
The second ceramic 10 is a high-purity synthetic material obtained by heat-treating a mixture of high-purity alumina powder and carbon powder in a nitrogen atmosphere at 1600 ° C. for 5 hours, and then removing excess carbon by heating in the presence of oxygen. It is a plate obtained by pressure sintering (200 kg / cm 2 , 2000 ° C., 3 hours) of aluminum nitride powder (particle size: 1 μm or less) in a nitrogen atmosphere. The second ceramic 10 is, for example, Y 2 O 5 or
It is possible to substitute sintered aluminum nitride with additives that do not impair the thermal conductivity, as represented by materials such as CaO. Further, although aluminum nitride is well known as a substance that easily imparts translucency, it is desirable that the second ceramic be a non-translucent treatment from the standpoint of avoiding malfunction of the LSI chip due to light irradiation. .

第1図において図示を省略しているが、金属ピン14は第
1セラミツク11の配線に例えば銀ろう付けにて接合さ
れ、第1セラミツク11の金属ピン14の取付け面側には中
空穴111を封止するための例えば金−錫ろう付け用の金
属化層が設けられ、これらの金属ピンや金属化層は段差
112のパツドやダイボンデイング用金属化層101ととも
に、後続のワイヤボンデイングやろう付けを容易にする
ため、最表層を金とする金属層が設けられている。
Although not shown in FIG. 1, the metal pin 14 is joined to the wiring of the first ceramic 11 by silver brazing, for example, and a hollow hole 111 is formed on the mounting surface side of the metal pin 14 of the first ceramic 11. A metallization layer, for example for gold-tin brazing, is provided for sealing, and these metal pins and metallization layers are stepped.
Together with the pad of 112 and the metallization layer 101 for die bonding, a metal layer having gold as the outermost layer is provided to facilitate subsequent wire bonding and brazing.

上記PGAを得るために、本発明の製法では、第1セラミ
ツク11と第2セラミツク10との間に内寸法12mm、外付法
16mm、厚さ0.1mmの閉ループ状Al−Si合金クラツドアル
ミニウム12を介装し、真空中(7.5×10-8Pa)及び加圧
下(5kg/mm2)で600℃に加熱して30分間保持し、その後
約100℃まで冷却して真空及び加圧を解除するプロセス
を経る。この熱処理では、アルミニウム12はクラツドAl
−Si合金が第2セラミツク10と接するように配置され、
接触界面において上述した第1過程から第3過程に至る
一連の界面状態の変化が生じ、アルミニウムとシリコン
を主体とする微細粒を含む遷移領域121が形成されて接
合が成就する。接合熱処理の中で加圧力、温度、時間等
は上述した特に第2過程の反応を促進するのに重要な因
子であり、種々の値が選択され得る。
In order to obtain the above PGA, in the manufacturing method of the present invention, the inner dimension is 12 mm between the first ceramic 11 and the second ceramic 10, and the external attachment method is used.
16mm, 0.1mm thick closed loop Al-Si alloy clad aluminum 12 is inserted, heated to 600 ℃ in vacuum (7.5 × 10 -8 Pa) and under pressure (5 kg / mm 2 ) for 30 minutes. Hold, then cool to about 100 ° C. and release vacuum and pressure. In this heat treatment, aluminum 12 is clad Al
-Si alloy is placed in contact with the second ceramic 10,
At the contact interface, a series of changes in the interface state from the first process to the third process described above occur, and a transition region 121 containing fine particles mainly composed of aluminum and silicon is formed to complete the bonding. The pressing force, temperature, time and the like in the bonding heat treatment are important factors for accelerating the reaction particularly in the second process described above, and various values can be selected.

第2図は、要部の接合状態を拡大して示す模式図であ
る。第2セラミツクとしても窒化アルミニウムは、結晶
粒102が粒界103に介して多結晶状に焼結されている。金
属層としてのアルミニウム12と窒化アルミニウム10との
界面には、上記界面反応で生成された平均粒径約0.3μ
mのアルミニウムリツチの粒子(アルミニウムにシリコ
ンが固溶)とシリコン粒子との混合体状物からなる第1
遷移領域121a、そして上記混合体状物と窒化ケイ素が結
晶粒介103に介在した第2遷移領域121bとで構成された
遷移領域121が存在し、接合力維持に寄与している。上
記第1遷移領域121aはエレクトロン・プローブ・X線マ
イクロアナライザ(EPMA)によつて分析した所、Al−11
重量%Siなる組成を有していることが確認された。
FIG. 2 is an enlarged schematic view showing a joined state of main parts. Also in the second ceramic, aluminum nitride has crystal grains 102 sintered in a polycrystalline form through grain boundaries 103. At the interface between aluminum 12 and aluminum nitride 10 as the metal layer, the average grain size generated by the above interface reaction is about 0.3 μm.
m of aluminum lit particles (silicon is a solid solution in aluminum) and silicon particles
There is a transition region 121a and a transition region 121 composed of the above-mentioned mixture and the second transition region 121b in which silicon nitride is interposed in the crystal grain 103, and contributes to maintaining the bonding force. The first transition region 121a was analyzed by an electron probe X-ray microanalyzer (EPMA), and it was found that Al-11
It was confirmed to have a composition of wt% Si.

本実施例において、第1セラミツク11としてのアルミナ
とアルミニウム12は、上記加圧熱処理する過程で接触界
面を通したアルミニウムの拡散によつて接合される。こ
の接合過程では、上述の遷移領域121を形成する際のよ
うな液相生成過程は経ない。しかしながら、第1セラミ
ツク11側であつても、シリコン源を積極的に導入して液
相生成過程を経ること、即ちAl−Si合金が第1セラミツ
ク11と接するように配置されることは何等特別の支障を
受けるものではない。
In this embodiment, the alumina 12 as the first ceramic 11 and the aluminum 12 are joined by diffusion of aluminum through the contact interface during the pressure heat treatment. In this joining process, the liquid phase generation process as in the case of forming the transition region 121 described above is not performed. However, even on the first ceramic 11 side, it is not special that the silicon source is positively introduced to undergo the liquid phase generation process, that is, the Al-Si alloy is arranged so as to be in contact with the first ceramic 11. Is not hindered.

第1図構造のPGAは−55〜+150℃の温度サイクル試験に
供した。この試験過程でHeリーク率を追跡したが、3000
サイクルで5×10-11atm cc/sec以下と初期と同等の値
が得られた。このように優れた気密性が維持されたの
は、アルミニウム12と窒化アルミニウム10が緻密かつ治
金的に接合されるとともに微細粒子の集合体であつて粒
界塑性変形性に優れる第1遷移領域121aにより過大な応
力の残留が緩和されることに起因する。
The PGA having the structure shown in FIG. 1 was subjected to a temperature cycle test of −55 to + 150 ° C. The He leak rate was tracked during this test process,
In the cycle, a value equal to or less than the initial value was obtained at 5 × 10 -11 atm cc / sec or less. Such excellent airtightness was maintained because the aluminum 12 and the aluminum nitride 10 were densely and metallurgically bonded together, and were an aggregate of fine particles, which was excellent in the grain boundary plastic deformability. This is due to the fact that excessive stress remains due to 121a.

又、温度サイクル試験では、第1セラミツク基板に施さ
れた配線の導通も調べた。この結果3000サイクルで断線
による導通不良は認められなかつた。これは上述した第
1遷移領域121aの応力緩和による所が大きいが、更に第
1セラミツク基板の熱膨張係数が第2セラミツク基板の
それより大きくなるような組合せを選択した点にもよ
る。即ち、一体化後の熱収縮にともなう残留応力は、第
1セラミツク基板の場合圧縮応力となり、断線をともな
う機械的破壊が抑制されるからである。上記温度サイク
ル試験には試料数300個を投入したが、気密性維持及び
断線の観点から見た不良発生率は、温度サイクル数3000
サイクルで0.003%以下である。
In the temperature cycle test, the continuity of the wiring provided on the first ceramic substrate was also examined. As a result, no conduction failure due to disconnection was observed after 3000 cycles. This is largely due to the stress relaxation of the first transition region 121a described above, but it is also due to the fact that the combination is selected so that the thermal expansion coefficient of the first ceramic substrate is larger than that of the second ceramic substrate. That is, in the case of the first ceramic substrate, the residual stress due to the thermal contraction after the integration becomes a compressive stress, and the mechanical fracture accompanied by the disconnection is suppressed. Although 300 samples were put in the temperature cycle test, the defect occurrence rate from the viewpoint of maintaining airtightness and disconnection was 3000 temperature cycles.
Cycle is less than 0.003%.

遷移領域121の形成には加圧力、温度、時間等の熱処理
条件の選択が重要であることは上述の通りであり、圧力
が大きく、温度が高く、時間が長いほど同領域121の形
成が容易になる。しかし、上記手法によらない場合であ
つても遷移領域121を積極的に導入することが可能であ
る。
As described above, the selection of heat treatment conditions such as pressure, temperature, and time is important for forming the transition region 121, and the higher the pressure, the higher the temperature, and the longer the time, the easier the formation of the region 121. become. However, even if the above method is not used, the transition region 121 can be positively introduced.

次に、上記PGAにLSIチツプをダイボンデイングし所定の
ワイヤボンデイングを施した後、コバール板をAu−Suろ
う付けして封止体を形成した。この封止体は最終的にチ
ツプ温度が実質的に20℃から125℃までの温度変化が与
えられるように電気エネルギが印加かつ停止された。こ
の電気エルネギの印加及び解除の過程で、チツプからケ
ースとしての第2セラミツク板10の外面に至る熱抵抗
と、封止体のバブルリーク試験を実施した。この結果25
000サイクルで、熱抵抗は1℃/Wと初期値と同等の値を
示し、又バブルリークも認められなかつた。熱抵抗が低
くそして高度のサイクル数まで熱抵抗変化を生じないの
は、チツプを搭載する第2セラミツク板10として熱膨張
係数がシリコンと略一致し、熱伝導率の大きい窒化アル
ミニウム焼結体であることを起因する。尚、チツプから
第2セラミツク基板10に伝達された熱は最終的には気中
に放出されるが、放熱を助けるために第2セラミツク基
体10をアルミニウムフインの如きヒートシンク部材に係
合することは好ましいことである。
Next, an LSI chip was die-bonded to the above PGA and predetermined wire bonding was performed, and then a Kovar plate was Au-Su brazed to form a sealing body. The encapsulant was finally energized and stopped so that the chip temperature was substantially varied from 20 ° C to 125 ° C. In the process of applying and releasing the electric energy, the thermal resistance from the chip to the outer surface of the second ceramic plate 10 as a case and the bubble leak test of the sealing body were performed. This result 25
After 000 cycles, the thermal resistance was 1 ° C / W, which was equivalent to the initial value, and no bubble leak was observed. The thermal resistance is low and does not change until a high number of cycles because the second ceramic plate 10 equipped with a chip has a thermal expansion coefficient substantially equal to that of silicon and is an aluminum nitride sintered body having a large thermal conductivity. Due to being. Although the heat transferred from the chip to the second ceramic substrate 10 is finally released into the air, it is not possible to engage the second ceramic substrate 10 with a heat sink member such as an aluminum fin to assist heat dissipation. It is preferable.

本発明において、第1実施例にて開示した金属層12とし
てのアルミニウムは、他の金属にて代替することが可能
である。以上、第2実施例にて銅を適用した場合につい
て説明する。
In the present invention, the aluminum as the metal layer 12 disclosed in the first embodiment can be replaced with another metal. The case where copper is applied in the second embodiment will be described above.

第1実施例と同様の第1セラミツク11と第2セラミツク
10との間に、銅−シリコン合金をクラツドした同寸法の
閉ループ状銅12′を銅−シリコン合金が第2セラミツク
10に接するように介装し、真空中(7.5×10-8Pa)及び
加圧下(5kg/mm2)で950℃に加熱して30分間保持し、そ
の後約100℃まで冷却して真空及び加圧を解除するプロ
セスを経てPGAを得た。
First ceramic 11 and second ceramic similar to those of the first embodiment
Between 10 and 10, a closed loop copper 12 'of the same size made by cladding a copper-silicon alloy with a second ceramic
It is placed in contact with 10 and heated to 950 ° C in vacuum (7.5 × 10 -8 Pa) and under pressure (5 kg / mm 2 ) and held for 30 minutes, then cooled to about 100 ° C and vacuum and PGA was obtained through the process of releasing pressure.

上記第2セラミツク10と銅12′との界面には、界面反応
で生成された平均粒径約0.25μmの共晶粒子からなる第
1遷移領域121a′、そして上記共晶粒子が結晶粒界103
に介在した第2遷移領域121b′とで構成された遷移領域
121′が存在して接合力維持に寄与し、そして第1遷移
領域121a′の塑性変形性能に基づく残留応力緩和に役立
つている。したがつて、第1実施例で亨受された種々の
効果は、本実施例においても同様に受けることができ
る。尚、銅12′はニツケル12″に変更することも可能で
ある。このような場合であつても、接合界面にシリコン
を積極的に導入し得ることはアルミニウムの場合と同様
である。
At the interface between the second ceramic 10 and the copper 12 ', a first transition region 121a' composed of eutectic particles having an average particle size of about 0.25 μm generated by an interfacial reaction, and the eutectic particles are grain boundaries 103.
Transition region constituted by the second transition region 121b 'interposed in the
121 'exists and contributes to the maintenance of the bonding force, and serves to relax the residual stress based on the plastic deformation performance of the first transition region 121a'. Therefore, the various effects received in the first embodiment can be similarly received in this embodiment. Incidentally, the copper 12 'can be changed to the nickel 12 ". Even in such a case, silicon can be positively introduced into the bonding interface as in the case of aluminum.

本発明において、第1セラミツク基板は誘電率が低い点
を重視して選択されるべきであるが、この観点から選択
される代替材料はムライトセラミツク,ガラスセラミツ
クが挙げられる。又、第1セラミツク基板の配線は単相
配線あるいは2層以上の多層配線のいずれであつても同
じ効果が得られる。したがつて、配線密度の大小に応じ
てピンの数も増減するが、これによつて本発明の効果が
変るものではない。
In the present invention, the first ceramic substrate should be selected with an emphasis on the point that the dielectric constant is low, and alternative materials selected from this viewpoint include mullite ceramics and glass ceramics. The same effect can be obtained whether the wiring of the first ceramic substrate is a single-phase wiring or a multi-layer wiring having two or more layers. Therefore, the number of pins also increases or decreases depending on the wiring density, but this does not change the effect of the present invention.

第2セラミツク基板としての窒化アルミニウム板は、熱
放散性を高める観点からは面積が大きく薄い板であるこ
とが望ましいが、第1セラミツク基板との一体化物のそ
りを軽減する観点ではなるべく厚いことが望ましい。し
たがつて、現実に選択される第2セラミツク基板の形
成,寸法はPGAに要求される仕様に応じて適切な形状,
寸法に選ばれるべきである。特に残留応力の分散のため
に円板状の第2セラミツク基板を用いるとともに金属層
12もリング状の選ぶことは更に好ましいことである。
The aluminum nitride plate as the second ceramic substrate is preferably a large plate with a large area from the viewpoint of enhancing heat dissipation, but it is preferably as thick as possible from the viewpoint of reducing warpage of an integrated product with the first ceramic substrate. desirable. Therefore, the formation and size of the second ceramic substrate that is actually selected should be an appropriate shape according to the specifications required for the PGA,
The dimensions should be chosen. In particular, a disc-shaped second ceramic substrate is used to disperse residual stress and a metal layer is used.
It is more preferable to select 12 as a ring.

搭載する半導体基体は、第2セラミツク基板と熱膨張係
数が略一致するシリコンが最も好ましい。しかし、ひ化
ガリウム,リン化ガリウムの如き材料を代表とする化合
物半導体であつても、本発明のパツケージの効果,利点
に変る所はない。
The semiconductor substrate to be mounted is most preferably silicon whose coefficient of thermal expansion is substantially the same as that of the second ceramic substrate. However, even with a compound semiconductor represented by a material such as gallium arsenide or gallium phosphide, there is no change in the effects and advantages of the package of the present invention.

〔発明の効果〕〔The invention's effect〕

上記実施例にて説明したように、本発明によれば従来の
先行技術及びその応力技術によつて解決が困難であつ
た、高い放熱性と気密性が安定して維持される半導体基
体搭載用セラミツクパツケージを実現するのに効果があ
る。
As described in the above embodiments, according to the present invention, for mounting a semiconductor substrate on which high heat dissipation and airtightness are stably maintained, which has been difficult to solve by the conventional prior art and its stress technology. It is effective in realizing a ceramic package.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一応用例を示すPGAの断面図、第2図
は接合部金属層を模式図である。 10……第2セラミツク基板、11……第1セラミツク基
板、12……金属層。
FIG. 1 is a cross-sectional view of a PGA showing an application example of the present invention, and FIG. 2 is a schematic view of a metal layer at a joint. 10 …… Second ceramic substrate, 11 …… First ceramic substrate, 12 …… Metal layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 正昭 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 八野 耕明 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 沢畠 守 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (56)参考文献 特開 昭50−139674(JP,A) 特開 昭60−178647(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masaaki Takahashi 4026 Kuji Town, Hitachi City, Hitachi, Ibaraki Prefecture Hitachi Research Laboratory Ltd., Hitachi Research Institute, Inc. (72) Komei Hachino 4026 Kuji Town, Hitachi City, Hitachi City, Ibaraki Prefecture Hitachi Research Laboratory (72) Inventor Mamoru Sawahata 4026 Kuji Town, Hitachi City, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi, Ltd. (56) References JP-A-50-139674 (JP, A) JP-A-60-178647 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基体と外部回路との電気的中継回路
を形成する回路配線基板としての第1セラミック基板
と、前記半導体基体を搭載する部分を有する第2セラミ
ック基板との接合してなる半導体基体搭載用セラミック
パッケージにおいて、 前記第1セラミック基板は、アルミナ、ムライト、また
は、ガラスセラッミクのうちいずれかを母材とするセラ
ミック材からなり、前記第2セラミック基板は、焼結体
窒化アルミニウムからなり、 前記第1セラミック基板と第2セラミック基板とは、ア
ルミニウム、銅、ニッケルの群から選択された少なくと
も1種類の金属及び前記金属のシリコン合金からなる金
属層を介して接合され、 前記第2セラミック基板と前記金属層との界面には、ア
ルミニウム、銅、ニッケルの群から選択された少なくと
も1種類の金属シリコン合金を含む粒径1μm以下の結
晶粒からなる共晶合金を主体にした遷移領域が形成さ
れ、 前記遷移領域は、前記金属とシリコンとの共晶粒子から
なる第1の遷移領域と、この共晶粒子が第2セラミック
基板と窒化アルミニウムの結晶粒界に介在した第2の遷
移領域とからなる、 ことを特徴とする半導体基体搭載用セラミックパッケー
ジ。
1. A semiconductor formed by joining a first ceramic substrate as a circuit wiring substrate forming an electrical relay circuit between a semiconductor substrate and an external circuit and a second ceramic substrate having a portion for mounting the semiconductor substrate. In the ceramic package for mounting on a base body, the first ceramic substrate is made of a ceramic material having alumina, mullite, or glass ceramic as a base material, and the second ceramic substrate is made of sintered aluminum nitride. The first ceramic substrate and the second ceramic substrate are bonded to each other through a metal layer made of at least one kind of metal selected from the group of aluminum, copper and nickel and a silicon alloy of the metal, and the second ceramic substrate. At the interface between the substrate and the metal layer, at least one selected from the group of aluminum, copper and nickel is selected. Also has a transition region mainly composed of a eutectic alloy composed of crystal grains having a grain size of 1 μm or less containing one kind of metal-silicon alloy, and the transition region is composed of a eutectic grain of the metal and silicon. A ceramic package for mounting on a semiconductor substrate, comprising a transition region and a second transition region in which the eutectic grains are present in a grain boundary of the second ceramic substrate and aluminum nitride.
【請求項2】特許請求第1項において、前記第2セラミ
ック基板は、前記第1セラミック基板より熱膨張係数が
小さいことを特徴とする半導体基体搭載用セラミックパ
ッケージ。
2. The ceramic package for mounting on a semiconductor substrate according to claim 1, wherein the second ceramic substrate has a coefficient of thermal expansion smaller than that of the first ceramic substrate.
JP60237327A 1985-10-25 1985-10-25 Ceramic package for mounting semiconductor substrate Expired - Fee Related JPH0793394B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237327A JPH0793394B2 (en) 1985-10-25 1985-10-25 Ceramic package for mounting semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237327A JPH0793394B2 (en) 1985-10-25 1985-10-25 Ceramic package for mounting semiconductor substrate

Publications (2)

Publication Number Publication Date
JPS6298648A JPS6298648A (en) 1987-05-08
JPH0793394B2 true JPH0793394B2 (en) 1995-10-09

Family

ID=17013729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237327A Expired - Fee Related JPH0793394B2 (en) 1985-10-25 1985-10-25 Ceramic package for mounting semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH0793394B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719155Y2 (en) * 1988-12-06 1995-05-01 旭硝子株式会社 Semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821431B2 (en) * 1974-04-24 1983-04-30 富士通株式会社 Hand tie souchi
JPS60178647A (en) * 1984-02-27 1985-09-12 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JPS6298648A (en) 1987-05-08

Similar Documents

Publication Publication Date Title
CN100573859C (en) Semiconductor device and module and method of connecting semiconductor chip to ceramic substrate
TW399309B (en) Cavity-down package structure with thermal via
CN100508698C (en) Ceramic circuit board, method for making the same, and power module
KR20090005221A (en) Power semiconductor module
JPH0883818A (en) Electronic component assembly
JP2000265227A (en) Composite materials, their production methods and applications
JPH077810B2 (en) Semiconductor device
JP2003092383A (en) Power semiconductor device and heat sink thereof
JPH0793394B2 (en) Ceramic package for mounting semiconductor substrate
JP2517024B2 (en) Ceramic package and its manufacturing method
JPH06334286A (en) Circuit board
JP2000277953A (en) Ceramic circuit board
JP2005285885A (en) Semiconductor device
JPH06105722B2 (en) Ceramic bonding method, ceramic package manufacturing method, and ceramic package
JPH08222670A (en) Package for mounting semiconductor devices
JPH07335792A (en) Package for mounting semiconductor elements
JP2001135753A (en) Semiconductor module substrate and method of manufacturing the same
JPH06196585A (en) Circuit board
JP3872391B2 (en) Package for storing semiconductor elements
JP3850312B2 (en) Semiconductor element storage package and semiconductor device
JP3222348B2 (en) Manufacturing method of ceramic package
JPH10275879A (en) Semiconductor package
JP3552623B2 (en) Composite material and heat sink for semiconductor device using the same
JPS62199038A (en) Semiconductor package structure
JPS6334962A (en) Structure for package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees