JPH0797662B2

JPH0797662B2 - Edge emitting LED

Info

Publication number: JPH0797662B2
Application number: JP5169388A
Authority: JP
Inventors: 孝志坪田; 保昌鹿島; 正男小林
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-03-07
Filing date: 1988-03-07
Publication date: 1995-10-18
Anticipated expiration: 2010-10-18
Also published as: JPH01226180A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、光通信、特にLAN（local area network）
などの近・中距離システムの光源として用いられる端面
発光型発光ダイオードに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to optical communication, particularly LAN (local area network).
The present invention relates to an edge emitting light emitting diode used as a light source for a short-to-medium distance system such as.

（従来の技術）従来のこの種の端面発光型発光ダイオードを第３図に示
す。この図において、１はＰ−InP基板であり、その上
に液相成長法によりＰ−InPクラッド層2,P−InGaAsP活
性層3,N−InPクラッド層４が順次成長され、これらは、
SiO₂膜をエッチングマスク、塩酸,K₃Fe（CN）₆,KOHなど
の液をエッチャントとするウェットエッチングにより
（011）方向に逆メサストライプ状に形成される。そし
て、その逆メサストライプ部を埋込むように、２回目の
液相成長によりＮ−InPブロック層5,P−InGaAsPブロッ
ク層6,P−InPブロック層７が順次成長され、さらに全面
に同２回目の液相成長によりＮ−InGaAsPコンタクト層
８が形成される。そして、Ｎ−InGaAsPコンタクト層８
上にはAuGeNi電極９が、他方Ｐ−InP基板１の裏面にはA
uZn電極10が形成される。(Prior Art) FIG. 3 shows a conventional edge emitting type light emitting diode of this type. In this figure, 1 is a P-InP substrate, on which a P-InP clad layer 2, a P-InGaAsP active layer 3 and an N-InP clad layer 4 are sequentially grown by a liquid phase growth method.
The SiO ₂ film is formed as an inverted mesa stripe shape in the (011) direction by wet etching using an etching mask of a liquid such as hydrochloric acid, K ₃ Fe (CN) ₆ , and KOH using the SiO ₂ film as an etching mask. Then, the N-InP block layer 5, the P-InGaAsP block layer 6, and the P-InP block layer 7 are sequentially grown by the second liquid phase growth so as to fill the inverted mesa stripe portion, and the same layer is further formed on the entire surface. The N-InGaAsP contact layer 8 is formed by the second liquid phase growth. Then, the N-InGaAsP contact layer 8
The AuGeNi electrode 9 is on the upper side, and A is on the back side of the P-InP substrate 1.
The uZn electrode 10 is formed.

このような構造の素子において、Ｐ−InGaAsPブロック
層６のバンドギャップエネルギーは、Ｐ−InGaAsP活性
層３のバンドギャップエネルギーよりも小さくなるよう
にしておく。例えば、Ｐ−InGaAsPブロック層６のバン
ドギャップエネルギー0.8eV、Ｐ−InGaAsPブロック層６
のバンドギャップエネルギー0.95eVなどである。このよ
うな条件下で通電し、発光させた場合、Ｐ−InGaAsP活
性層３で発光した光は、バンドギャップエネルギーの小
さいＰ−InGaAsPブロック層６内で吸収される。したが
って、この素子においては、レーザ発振させるための条
件に達することができず、LEDGモードでの発光素子（発
光ダイオード）となる。In the element having such a structure, the band gap energy of the P-InGaAsP block layer 6 is set to be smaller than the band gap energy of the P-InGaAsP active layer 3. For example, the band gap energy of the P-InGaAsP block layer 6 is 0.8 eV, and the P-InGaAsP block layer 6 is
Band gap energy of 0.95eV and so on. When light is emitted by energizing under such conditions, the light emitted from the P-InGaAsP active layer 3 is absorbed in the P-InGaAsP block layer 6 having a small band gap energy. Therefore, in this element, the condition for laser oscillation cannot be reached, and the element becomes a light emitting element (light emitting diode) in the LEDG mode.

（発明が解決しようとする課題）しかしながら、上記のような従来の端面発光型発光ダイ
オードでは、活性層３において発光した光がＰ−InGaAs
Pブロック層６に入射し吸収されるが、それによりビー
ムスポット径、つまり光が外部に放射される部分の径が
大きくなってしまう。そのため、光ファイバーへの光の
結合効力が悪くなってしまうという問題点があった。(Problems to be Solved by the Invention) However, in the conventional edge emitting light emitting diode as described above, the light emitted in the active layer 3 is P-InGaAs.
Although it is incident on the P block layer 6 and is absorbed therein, the beam spot diameter, that is, the diameter of the portion where the light is emitted to the outside, becomes large. Therefore, there is a problem that the effect of coupling light to the optical fiber is deteriorated.

この発明は、以上述べたビームスポット径が大きいとい
う問題点を除去し、光ファイバーへの結合効率の良好な
端面発光型発光ダイオードを提供することを目的とす
る。An object of the present invention is to eliminate the above-mentioned problem of a large beam spot diameter and to provide an edge emitting light emitting diode having a good coupling efficiency with an optical fiber.

（課題を解決するための手段）この発明は、半導体基板上に形成される発光部となる活
性層と、この活性層に隣接させ形成した光吸収層と、こ
の光吸収層に隣接させ形成した前記活性層より屈折率の
小さい層とを有することを特徴とする。(Means for Solving the Problems) According to the present invention, an active layer serving as a light emitting portion formed on a semiconductor substrate, a light absorbing layer formed adjacent to the active layer, and a light absorbing layer formed adjacent to the light absorbing layer are formed. And a layer having a smaller refractive index than the active layer.

（作用）上記の構造によれば、活性層内の光が光吸収層に入射し
て吸収される状態になっても、屈折率の関係で、光は更
に外側の屈折層の小さい層へは入射することはできな
い。したがって、ビームスポットは、大き目に見積って
も、光吸収層の狭い幅を越えることはなく、そのためビ
ームスポット径は小さくなり、光ファイバーへの結合効
率は高くなる。(Function) According to the above structure, even if the light in the active layer enters the light absorption layer and is absorbed, the light is further transmitted to the smaller layer of the outer refractive layer due to the refractive index. It cannot be incident. Therefore, the beam spot does not exceed the narrow width of the light absorption layer even if it is roughly estimated, and therefore the beam spot diameter becomes small and the coupling efficiency to the optical fiber becomes high.

（実施例）以下この発明の一実施例を図面を参照して説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明の一実施例の端面発光型発光ダイオー
ドを製造する工程断面図である。FIG. 1 is a process sectional view for manufacturing an edge emitting light emitting diode according to an embodiment of the present invention.

まず、第１図（ａ）に示すように、（100）Ｐ−InP基板
21（ｐ〜４×10¹⁸cm^-3）上に液相成長法により約600℃
でＰ−InPバッファ層22（１μｍ厚,p〜１×10¹⁸cm^-3）,
N−InGaAsPブロック層23（１μｍ厚,n〜７×10¹⁷cm^-3,
λｇ＝1.35μｍ）,P−InPブロック層24（1.5μｍ厚,p〜
７×10¹⁷cm^-3）を順次成長させる。そして、この成長層
を同図に示すように、SiO₂膜25をマスクとしてＰ−InP
バッファ層22に到達するまでエッチングすることによ
り、（011）方向に幅約10μｍのストライプ状の島26と
する。この時、エッチングには（Ar＋Cl）系ガスによる
ドライエッチングを用いる。First, as shown in FIG. 1 (a), a (100) P-InP substrate
Approximately 600 ℃ on 21 (p ~ 4 × 10 ¹⁸ cm ^-3 ) by liquid phase growth method
At the P-InP buffer layer 22 (1 μm thick, p-1 × 10 ¹⁸ cm ^-3 ),
N-InGaAsP block layer 23 (1 μm thick, n to 7 × 10 ¹⁷ cm ⁻³ ,
λg = 1.35μm), P-InP block layer 24 (1.5μm thickness, p ~
7 × 10 ¹⁷ cm ^-3 ) are grown successively. Then, as shown in the figure, this growth layer is formed of P-InP using the SiO ₂ film 25 as a mask.
By etching until it reaches the buffer layer 22, a stripe-shaped island 26 having a width of about 10 μm in the (011) direction is formed. At this time, dry etching using (Ar + Cl) based gas is used for etching.

次に、上記島26の両側の部分に、液相成長法により約60
0℃において第１図（ｂ）に示すようにＰ−InPバッファ
層22′,N−InPブロック層27（0.5μｍ厚,n〜７×10¹⁷cm
^-3）,P−InPブロック層28（２μｍ厚,p〜７×10¹⁷c
m^-3）を順次成長させる。Next, on both sides of the island 26, approximately 60
At 0 ° C, as shown in Fig. 1 (b), the P-InP buffer layer 22 'and the N-InP block layer 27 (0.5 µm thick, n ~ 7 x 10 ¹⁷ cm
^-3 ), P-InP block layer 28 (2 μm thick, p ~ 7 × 10 ¹⁷ c
m ^-3 ) are grown sequentially.

その後、SiO₂膜25を除去し、新たに図示しないSiO₂膜を
膜付けした後、このSiO₂膜をエッチングマスクとして、
（Ar＋Cl）系のガスによるドライエッチングにより、同
第１図（ｂ）に示すように、ストライプ状の島26の中央
部分に（011）方向に溝29を形成し、その後エッチング
マスクとしてSiO₂膜を除去する。After that, the SiO ₂ film 25 is removed, a new SiO ₂ film (not shown) is applied, and the SiO ₂ film is used as an etching mask.
As shown in FIG. 1B, a groove 29 is formed in the central portion of the stripe-shaped island 26 in the (011) direction by dry etching using an (Ar + Cl) -based gas, and then a SiO ₂ film is used as an etching mask. To remove.

次に、約600℃で再度液相成長を行うことにより、第１
図（ｃ）に示すように、溝29部分とＰ−InPブロック層2
4,28上の全面にＰ−InPクラッド層30（１μｍ厚）,P−I
nGaAsP活性層31（0.2μｍ厚，λｇ＝1.31μｍ）,N−InP
クラッド層32（1.5μｍ厚）,N−InGaAsPコンタクト層33
（１μｍ厚）を順次成長させる。その後、同図に示すよ
うに、コンタクト層33上にAuGeNi電極34、基板21の裏面
にAuZn電極35を蒸着形成することにより、この発明の一
実施例の端面発光型発光ダイオードが完成する。Next, by performing liquid phase growth again at about 600 ° C, the first
As shown in FIG. 2C, the groove 29 and the P-InP block layer 2 are formed.
P-InP clad layer 30 (1 μm thick), PI
nGaAsP active layer 31 (0.2 μm thickness, λg = 1.31 μm), N-InP
Clad layer 32 (1.5 μm thick), N-InGaAsP contact layer 33
(1 μm thick) is grown sequentially. Thereafter, as shown in the figure, an AuGeNi electrode 34 is vapor-deposited on the contact layer 33 and an AuZn electrode 35 is vapor-deposited on the back surface of the substrate 21 to complete the edge emitting light emitting diode of one embodiment of the present invention.

このようにして製造されたこの発明の一実施例の端面発
光型発光ダイオードにおいては、溝29内の発光域となる
活性層31の両面に、該活性層31と隣接する部分に限って
幅を狭くして光の吸収層となるＮ−InGaAsPブロック層2
3が設けられ、さらにその両側に屈折層の小さいInP層
（Ｎ−InPブロック層27,P−InPブロック層28,P−InPバ
ッファ層22′）が配置されることになる。したがって、
活性層31内の光がＮ−InGaAsPブロック層23に入射して
吸収される状態になっても、屈折率の関係で、光は更に
外側のInP層へ入射することはできない。したがって、
ビームスポットは大き目に見積っても、Ｎ−InGaAsPブ
ロック層23の狭い幅を越えることはない。そのため、ビ
ームスポット径は小さくなり、上記第１図の製造方法で
製造された場合は大きく見積っても島26のストライプ幅
約10μｍ以下となり、光ファイバーへの結合効率が高く
なる。In the edge emitting light emitting diode according to the embodiment of the present invention manufactured in this manner, the width is limited to the area adjacent to the active layer 31 on both surfaces of the active layer 31 which becomes the light emitting region in the groove 29. N-InGaAsP block layer 2 that becomes a light absorption layer when narrowed
3 is provided, and InP layers (N-InP block layer 27, P-InP block layer 28, P-InP buffer layer 22 ') having small refraction layers are further arranged on both sides thereof. Therefore,
Even if the light in the active layer 31 enters the N-InGaAsP block layer 23 and is absorbed, the light cannot enter the outer InP layer due to the refractive index. Therefore,
Even if the beam spot is roughly estimated, it does not exceed the narrow width of the N-InGaAsP block layer 23. As a result, the beam spot diameter becomes small, and if the beam is manufactured by the manufacturing method shown in FIG. 1, the stripe width of the island 26 will be about 10 μm or less even if it is roughly estimated, and the coupling efficiency with the optical fiber is increased.

第２図は上記のような構造の端面発光型発光ダイオード
を製造する第２の例を示す製造工程断面図であり、この
方法によれば、第１図の製造方法の問題点を解決でき
る。すなわち、第１図の第１の例では、１度目のドライ
エッチングでエッチングする部分、つまりＰ−InPブロ
ック層24,N−InGaAsPブロック層23,P−InPバッファ層22
の第１図（ａ）でエッチングする部分の面積が大きいた
めに、エッチング時のチャージ効果によりエッチングレ
コードが低下し、エッチング時間が長くなるという問題
点があった。FIG. 2 is a cross sectional view of a manufacturing process showing a second example of manufacturing an edge emitting light emitting diode having the above structure. According to this method, the problems of the manufacturing method of FIG. 1 can be solved. That is, in the first example of FIG. 1, a portion to be etched by the first dry etching, that is, the P-InP block layer 24, the N-InGaAsP block layer 23, and the P-InP buffer layer 22.
In FIG. 1 (a), since the area of the portion to be etched is large, there is a problem that the etching record is reduced due to the charge effect during etching and the etching time is lengthened.

そこで、この第２の例では、最初に、屈折率の小さい層
を全面に形成する。その後、エッチングにより、前記屈
折率の小さい層に、光吸収層を埋め込むための溝を形成
し、その溝の中に光吸収層を形成する。さらに、その
後、エッチングにより、光吸収層部分に活性層を埋め込
むための溝を形成し、その溝の中に活性層を形成する。
このような方法によれば、ドライエッチングによりエッ
チングする部分は溝状の部分であり少なくできるため、
トライエッチングのチャージ効果によるエッチングレー
トの低下を防ぐことができる。したがって、プロセス時
間が短くなり、コスト低減が図れる。Therefore, in this second example, first, a layer having a small refractive index is formed on the entire surface. Then, by etching, a groove for embedding the light absorption layer is formed in the layer having a small refractive index, and the light absorption layer is formed in the groove. Further, thereafter, by etching, a groove for burying the active layer in the light absorption layer portion is formed, and the active layer is formed in the groove.
According to such a method, since the portion to be etched by dry etching is a groove-shaped portion and can be reduced,
It is possible to prevent the etching rate from decreasing due to the charge effect of the tri-etching. Therefore, the process time is shortened and the cost can be reduced.

以下第２の例を詳細に説明する。まず、第２図（ａ）に
示すように、Ｐ−InP基板21（ｐ〜４×10¹⁸cm^-3）上に
液相成長法により約600℃においてＰ−InPバッファ層22
（１μｍ厚,p〜１×10¹⁸cm^-3）,N−InPブロック層27
（0.5μｍ厚,n〜７×10¹⁷cm^-3）,P−InPブロック層28
（1.5μｍ厚,p〜７×10¹⁷cm^-3）を順次成長させる。次
に、同図のように、Ｐ−InPブロック層28上にCVD法によ
りSiO₂膜41（厚さ1500Å）を膜付ける。さらに、その上
にホトレジストパターン42を通常の方法で形成し、その
ホトレジストパターン42をマスクとしてSiO₂膜41をHF溶
液によりエッチングすることにより、該SiO₂膜41にスト
ライプ状の開口部43を形成する。The second example will be described in detail below. First, as shown in FIG. 2 (a), a P-InP buffer layer 22 was formed on a P-InP substrate 21 (p-4 × 10 ¹⁸ cm ^-3 ) by liquid phase growth at about 600 ° C.
(1 μm thickness, p ~ 1 x 10 ¹⁸ cm ^-3 ), N-InP block layer 27
(0.5 μm thickness, n ~ 7 x 10 ¹⁷ cm ^-3 ), P-InP block layer 28
(1.5 μm thickness, p to 7 × 10 ¹⁷ cm ⁻³ ) are sequentially grown. Next, as shown in the figure, a SiO ₂ film 41 (thickness 1500Å) is formed on the P-InP block layer 28 by the CVD method. Further, a photoresist pattern 42 is formed thereon by a usual method, and the SiO ₂ film 41 is etched with an HF solution using the photoresist pattern 42 as a mask to form a stripe-shaped opening 43 in the SiO ₂ film 41. To do.

その後、ホトレジストパターン42を除去した上で、SiO₂
膜41をマスクとして、開口部43を通して（Ar＋Cl）系の
ガスにより液相成長層をエッチングすることにより、第
２図（ｂ）に示すように、Ｐ−InPブロック層28および
Ｎ−InPブロック層27に、Ｐ−InPバッファ層22に到達す
るように吸収層埋込み用の溝44を形成する。この時、溝
44の幅はシングルモードファイバーのコア径の９μｍよ
り小さい例えば７μｍとする。Then, after removing the photoresist pattern 42, SiO ₂
By etching the liquid phase growth layer with an (Ar + Cl) -based gas through the opening 43 using the film 41 as a mask, as shown in FIG. 2B, the P-InP block layer 28 and the N-InP block layer are formed. At 27, a groove 44 for burying the absorption layer is formed so as to reach the P-InP buffer layer 22. At this time, the groove
The width of 44 is, for example, 7 μm, which is smaller than 9 μm of the core diameter of the single mode fiber.

その後、液相成長法により溝44にのみ第２図（ｃ）に示
すようにＰ−InPバッファ層22″，吸収層となるＮ−InG
aAsPブロック層23（λｇ＝1.35μm,1μｍ厚,n〜７×10
¹⁷cm^-3）,P−InPブロック層24（１μｍ厚,n〜７×10¹⁷c
m^-3）を順次形成する。そして、Ｐ−InPブロック層28上
のSiO₂膜41をHF溶液で除去した上で、同図に示すように
新たにCVD法でＰ−InPブロック層24,28上にSiO₂膜45
（厚さ1500Å）を膜付けし、このSiO₂膜45には、その上
に形成する図示しないレジストパターンをマスクとして
ストライプ状の開口部46をHF溶液により形成する。ここ
で、ストライプ状の開口部46は、２度目の液相成長によ
り設けられたＰ−InPブロック層24上の中央部に位置す
る。After that, as shown in FIG. 2 (c), the P-InP buffer layer 22 "and the N-InG serving as the absorption layer are formed only in the groove 44 by the liquid phase growth method.
aAsP block layer 23 (λg = 1.35μm, 1μm thickness, n ~ 7 × 10
¹⁷ cm ^-3 ), P-InP block layer 24 (1 μm thick, n ~ 7 x 10 ¹⁷ c
m ^-3 ) are formed in sequence. Then, the SiO ₂ film 41 on the P-InP block layer 28 is removed with an HF solution, and then the SiO ₂ film 45 is newly formed on the P-InP block layers 24 and 28 by the CVD method as shown in FIG.
A film (thickness 1500 Å) is applied, and stripe-shaped openings 46 are formed in the SiO ₂ film 45 by using an HF solution with a resist pattern (not shown) formed thereon as a mask. Here, the stripe-shaped opening 46 is located at the central portion on the P-InP block layer 24 provided by the second liquid phase growth.

その後、レジストパターンを除去した上で、SiO₂膜45を
マスクとして開口部46を通して（Ar＋Cl）系のガスによ
りドライエッチングを行う。このエッチングにより、前
記第２図（ｃ）に示すようにＰ−InPブロック層24およ
びＮ−InGaAsPブロック層23に、活性層などを形成する
ための溝47がバッファ層に到達して形成される。Then, after removing the resist pattern, dry etching is performed with an (Ar + Cl) based gas through the opening 46 using the SiO ₂ film 45 as a mask. By this etching, as shown in FIG. 2C, a groove 47 for forming an active layer or the like is formed in the P-InP block layer 24 and the N-InGaAsP block layer 23 so as to reach the buffer layer. .

次いで、SiO₂膜45をHF溶液で除去した上で、約600℃で
３度目の液相成長を行うことにより、第２図（ｄ）に示
すように、溝47の部分とＰ−InPブロック層24,28上の全
面にＰ−InPクラッド層30（１μｍ厚）,P−InGaAsP活性
層31（0.2μｍ厚，λｇ＝1.31μｍ）,N−InPクラッド層
32（1.5μｍ厚）,N−InGaAsPコンタクト層33（１μｍ
厚）を順次成長させる。その後、同図に示すように、コ
ンタクト層33上にAuGeNi電極34、基板21の裏面にAuZn電
極35をそれぞれ2000Å厚程度に蒸着形成する。Then, the SiO ₂ film 45 is removed with an HF solution, and then liquid phase growth is performed for the third time at about 600 ° C. to form the groove 47 and the P-InP block as shown in FIG. 2 (d). P-InP clad layer 30 (1 μm thick), P-InGaAsP active layer 31 (0.2 μm thick, λg = 1.31 μm), N-InP clad layer on the entire surface of layers 24 and 28.
32 (1.5 μm thickness), N-InGaAsP contact layer 33 (1 μm
Thickness) to grow sequentially. Thereafter, as shown in the figure, an AuGeNi electrode 34 is formed on the contact layer 33, and an AuZn electrode 35 is formed on the back surface of the substrate 21 by vapor deposition to a thickness of about 2000 Å, respectively.

このような方法においても、第１図の場合と同様な構造
の端面発光型発光ダイオードが得られ、前述したような
効果が得られることは勿論である。Even in such a method, it is needless to say that an edge emitting light emitting diode having a structure similar to that of FIG. 1 can be obtained and the above-described effects can be obtained.

（発明の効果）以上詳述したようにこの発明の端面発光型発光ダイオー
ドによれば、光吸収層を発光部との隣接部のみに幅を狭
めて設け、その外側に屈折率の小さい層を設けたので、
活性層内の光が光吸収層に入射して吸収される状態にな
っても、ビームスポット径は小さく、光ファイバーとの
結合効率を向上させることができる。(Effect of the Invention) As described above in detail, according to the edge emitting light emitting diode of the present invention, the light absorption layer is provided only in the portion adjacent to the light emitting portion with a narrow width, and the layer having a small refractive index is provided outside thereof. Since it was set up,
Even if the light in the active layer enters the light absorption layer and is absorbed, the beam spot diameter is small and the coupling efficiency with the optical fiber can be improved.

[Brief description of drawings]

第１図はこの発明の端面発光型発光ダイオードの第一実
施例を製造するための工程断面図、第２図はこの発明の
発光ダイオードの一実施例の第２の製造工程断面図、第
３図は従来の端面発光型発光ダイオードを示す断面図で
ある。 23……Ｎ−InGaAsPブロック層、27……Ｎ−InPブロック
層、28……Ｐ−InPブロック層、31……Ｐ−InGaAsP活性
層。FIG. 1 is a process sectional view for manufacturing a first embodiment of an edge emitting light emitting diode of the present invention, and FIG. 2 is a second manufacturing process sectional view of an embodiment of a light emitting diode of the present invention. FIG. 1 is a sectional view showing a conventional edge emitting light emitting diode. 23 ... N-InGaAsP block layer, 27 ... N-InP block layer, 28 ... P-InP block layer, 31 ... P-InGaAsP active layer.

Claims

[Claims]

1. An active layer formed on a semiconductor substrate to be a light emitting portion, a light absorbing layer formed adjacent to the active layer, and a refractive index smaller than that of the active layer formed adjacent to the light absorbing layer. An edge-emitting light-emitting diode having a layer.