JPH0812915B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0812915B2 JPH0812915B2 JP17290989A JP17290989A JPH0812915B2 JP H0812915 B2 JPH0812915 B2 JP H0812915B2 JP 17290989 A JP17290989 A JP 17290989A JP 17290989 A JP17290989 A JP 17290989A JP H0812915 B2 JPH0812915 B2 JP H0812915B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- density
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 230000005428 wave function Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速論理集積回路等に用いられる電界効果ト
ランジスタに関する。
ランジスタに関する。
高周波増幅器や高速コンピュータ用の素子として使わ
れる電界効果トランジスタ（FET）として、Siよりも低
電界移動度の高いGaAsを基板として用いたGaAsMESFETや
高電子移動度トランジスタ（HEMT）などが盛んに開発さ
れてきている。
れる電界効果トランジスタ（FET）として、Siよりも低
電界移動度の高いGaAsを基板として用いたGaAsMESFETや
高電子移動度トランジスタ（HEMT）などが盛んに開発さ
れてきている。
高速コンピュータ用集積回路の基本素子の性能として
は、高い電流駆動能力を実現することが集積度および処
理速度を向上するうえで重要である。高い電流駆動能力
を実現するためには、チャネルを流れる電流がキャリア
密度とキャリアの走行速度の積に比例するという最も単
純なモデルからも容易に考えられるように、キャリアの
走行速度とキャリアの密度を上げることが必要である。
また、ゲート長の短縮に伴う短チャネル効果を抑制する
ためにチャネルの薄層化も必要である。
は、高い電流駆動能力を実現することが集積度および処
理速度を向上するうえで重要である。高い電流駆動能力
を実現するためには、チャネルを流れる電流がキャリア
密度とキャリアの走行速度の積に比例するという最も単
純なモデルからも容易に考えられるように、キャリアの
走行速度とキャリアの密度を上げることが必要である。
また、ゲート長の短縮に伴う短チャネル効果を抑制する
ためにチャネルの薄層化も必要である。
そこで従来は、例えばGaAsMESFETの場合には、最も制
御性よく薄膜が形成できる分子線エピタキシー（MBE）
法による薄膜成長技術によりチャネルの高濃度薄層化を
図ってきているが、実用的に制御性良くドーピングでき
る限界はMBE法により２×1018cm-3である。
御性よく薄膜が形成できる分子線エピタキシー（MBE）
法による薄膜成長技術によりチャネルの高濃度薄層化を
図ってきているが、実用的に制御性良くドーピングでき
る限界はMBE法により２×1018cm-3である。
従来の技術で述べたようにチャネルの高濃度化がFET
の高性能化において重要であるが、GaAsは電子の移動度
が大きく高速素子材料として有利であるが、状態密度が
低いためにドーピング濃度が制限されている。一方、Si
はGaAsに比較して電子の移動度は低いが、状態密度が高
く1020cm-3以上の高濃度が実現できる。このように、キ
ャリアの状態密度と移動度の間には材料固有のバンド構
造により決まる逆相関の関係にあり、原理的にキャリア
の状態密度と移動度の双方を高くすることはできないと
いう課題がある。
の高性能化において重要であるが、GaAsは電子の移動度
が大きく高速素子材料として有利であるが、状態密度が
低いためにドーピング濃度が制限されている。一方、Si
はGaAsに比較して電子の移動度は低いが、状態密度が高
く1020cm-3以上の高濃度が実現できる。このように、キ
ャリアの状態密度と移動度の間には材料固有のバンド構
造により決まる逆相関の関係にあり、原理的にキャリア
の状態密度と移動度の双方を高くすることはできないと
いう課題がある。
本発明の目的は、キャリアの状態密度は低いが高キャ
リア移動度の材料のメリットと、移動度は低いが高キャ
リア状態密度の材料のメリットの双方を有効に生かし
て、より集積度を高められる高性能なFETを実現するこ
とにある。
リア移動度の材料のメリットと、移動度は低いが高キャ
リア状態密度の材料のメリットの双方を有効に生かし
て、より集積度を高められる高性能なFETを実現するこ
とにある。
第１の発明に係る電界効果トランジスタは、 基板上に形成した低電子状態密度半導体よりなる第１
の半導体層と、 この第１の半導体層の上に形成した、ｎ型不純物元素
を含む高電子状態密度半導体よりなる第２の半導体層
と、 この第２の半導体層上に形成した低電子状態密度半導
体よりなる第３の半導体層とを有することを特徴とす
る。
の半導体層と、 この第１の半導体層の上に形成した、ｎ型不純物元素
を含む高電子状態密度半導体よりなる第２の半導体層
と、 この第２の半導体層上に形成した低電子状態密度半導
体よりなる第３の半導体層とを有することを特徴とす
る。
また、第２の発明に係る電界効果トランジスタは、 基板上に形成した低正孔状態密度半導体よりなる第１
の半導体層と、 この第１の半導体層の上に形成した、ｐ型不純物元素
を含む高正孔状態密度半導体よりなる第２の半導体層
と、 この第２の半導体層上に形成した低正孔状態密度半導
体よりなる第３の半導体層とを有することを特徴とす
る。
の半導体層と、 この第１の半導体層の上に形成した、ｐ型不純物元素
を含む高正孔状態密度半導体よりなる第２の半導体層
と、 この第２の半導体層上に形成した低正孔状態密度半導
体よりなる第３の半導体層とを有することを特徴とす
る。
本発明の原理は、キャリアの移動度と状態密度は反比
例関係にあるという材料固有の課題を、キャリアの供給
層として移動度は低いが状態密度の高い半導体層を用
い、キャリアの走行層として波動関数のしみだしを積極
的に応用して、できるだけ移動度の高い半導体層中でキ
ャリアを走行させることによっている。例えばGaAsの場
合、低電界移動度は大きいが、電子状態密度は4.7×10
17cm-3とSiの2.8×1019cm-3より２桁低い。実際には、
縮退効果により分子線エピタキシー法でも状態密度以上
の５×1018cm-3程度まで高濃度にドープできるが、1020
cm-3以上はできない。従って、高性能化のために、チャ
ネルの高濃度薄層化を進める上で限界が生じてしまう。
そこで、電子状態密度が１×1019cm-3と大きいGe極薄層
を電子供給層として用い、ｎ型高濃度ドーピングを可能
とするとともに、波動関数の広がりの効果を応用するこ
とによって、電子の平均走行速度の低下をある程度に抑
えて、高性能化が可能となる。
例関係にあるという材料固有の課題を、キャリアの供給
層として移動度は低いが状態密度の高い半導体層を用
い、キャリアの走行層として波動関数のしみだしを積極
的に応用して、できるだけ移動度の高い半導体層中でキ
ャリアを走行させることによっている。例えばGaAsの場
合、低電界移動度は大きいが、電子状態密度は4.7×10
17cm-3とSiの2.8×1019cm-3より２桁低い。実際には、
縮退効果により分子線エピタキシー法でも状態密度以上
の５×1018cm-3程度まで高濃度にドープできるが、1020
cm-3以上はできない。従って、高性能化のために、チャ
ネルの高濃度薄層化を進める上で限界が生じてしまう。
そこで、電子状態密度が１×1019cm-3と大きいGe極薄層
を電子供給層として用い、ｎ型高濃度ドーピングを可能
とするとともに、波動関数の広がりの効果を応用するこ
とによって、電子の平均走行速度の低下をある程度に抑
えて、高性能化が可能となる。
以下に、本発明の実施例について図面を参照しながら
説明する。
説明する。
第１図は、第１の発明に係る電界効果トランジスタの
実施例の断面図を示す図である。
実施例の断面図を示す図である。
第１図に示す実施例のFETは、半絶縁性GaAs基板１の
上に、MBE法により、順次ノンドープのGaAs層２、Asを
1.2×1019cm-3ドープしたGe層３、ノンドープのGaAs層
４を、それぞれ厚さ600nm,10nm,20nmずつ成長する。そ
の上に、例えばWSiXからなるゲート電極７をスパッタ法
による被着と反応性ドライエッチングによる加工によっ
て形成する。さらに、ゲート電極７とフォトレジストを
マスクとして選択的にSiを加速エネルギー70keV,ドース
１×1013cm-2の条件で注入した後、800℃で活性化熱処
理を行い、ｎ型低抵抗領域８を形成する。さらに、選択
的にAuGe・Niを蒸着して合金化熱処理を行い、オーム性
接触のソース電極５及びドレイン電極６を形成して作製
する。
上に、MBE法により、順次ノンドープのGaAs層２、Asを
1.2×1019cm-3ドープしたGe層３、ノンドープのGaAs層
４を、それぞれ厚さ600nm,10nm,20nmずつ成長する。そ
の上に、例えばWSiXからなるゲート電極７をスパッタ法
による被着と反応性ドライエッチングによる加工によっ
て形成する。さらに、ゲート電極７とフォトレジストを
マスクとして選択的にSiを加速エネルギー70keV,ドース
１×1013cm-2の条件で注入した後、800℃で活性化熱処
理を行い、ｎ型低抵抗領域８を形成する。さらに、選択
的にAuGe・Niを蒸着して合金化熱処理を行い、オーム性
接触のソース電極５及びドレイン電極６を形成して作製
する。
第２図は作製したFETのゲート電極７直下の熱平衡状
態におけるエネルギーバンドの様子を模式的に示した図
で、電子のフェルミレベル９、伝導帯バンドの最小点1
0、価電子帯バンドの最大点11を示してある。第２図に
おいて、電子の波動関数12はｎ型Ge層３の両側のノンド
ープGaAs層2,4に広がり、その効果によってノンドープG
aAs層2,4での電子の平均走行速度がGe層よりも速くな
り、かつ、電子供給層としては状態密度が１×1019cm-3
のGeを用いているため、縮退を考えても安定には２×10
18cm-3以上のドーピングが難しいGaAsよりも高ドープ化
が可能となっている。
態におけるエネルギーバンドの様子を模式的に示した図
で、電子のフェルミレベル９、伝導帯バンドの最小点1
0、価電子帯バンドの最大点11を示してある。第２図に
おいて、電子の波動関数12はｎ型Ge層３の両側のノンド
ープGaAs層2,4に広がり、その効果によってノンドープG
aAs層2,4での電子の平均走行速度がGe層よりも速くな
り、かつ、電子供給層としては状態密度が１×1019cm-3
のGeを用いているため、縮退を考えても安定には２×10
18cm-3以上のドーピングが難しいGaAsよりも高ドープ化
が可能となっている。
第３図は、第２の発明に係る電界効果トランジスタの
実施例の断面図を示す図である。
実施例の断面図を示す図である。
第３図に示す実施例のFETは、ｎ型Si基板21の上に、M
BE法により、順次厚さ600nmのｎ型のSi層22、キャリア
走行層となる厚さ30nmのノンドープGe0.5Si0.5層23、キ
ャリア供給層となる厚さ5nmのGaを１×1019cm-3ドープ
したｐ型Si層24、キャリア走行層となる厚さ10nmのノン
ドープGe0.5Si0.5層25、厚さ20nmの低濃度ｎ型Si層26、
表面を酸化して形成した厚さ10nmのSiO2層27を成長す
る。その上に、例えばWSixからなるゲート電極７をスパ
ッタ法による被着と反応性ドライエッチングによる加工
によって形成する。さらに、ゲート電極７とフォトレジ
ストをマスクとして選択的にＢを加速エネルギー80keV,
ドース1.4×1013cm-2の条件で注入した後、900℃で活性
化熱処理を行い、ｐ型低抵抗領域28を形成する。さら
に、選択的にSiO2層27を除去し、AlSiを蒸着して合金化
熱処理を行い、オーム性接触のソース電極５及びドレイ
ン電極６を形成して作製する。
BE法により、順次厚さ600nmのｎ型のSi層22、キャリア
走行層となる厚さ30nmのノンドープGe0.5Si0.5層23、キ
ャリア供給層となる厚さ5nmのGaを１×1019cm-3ドープ
したｐ型Si層24、キャリア走行層となる厚さ10nmのノン
ドープGe0.5Si0.5層25、厚さ20nmの低濃度ｎ型Si層26、
表面を酸化して形成した厚さ10nmのSiO2層27を成長す
る。その上に、例えばWSixからなるゲート電極７をスパ
ッタ法による被着と反応性ドライエッチングによる加工
によって形成する。さらに、ゲート電極７とフォトレジ
ストをマスクとして選択的にＢを加速エネルギー80keV,
ドース1.4×1013cm-2の条件で注入した後、900℃で活性
化熱処理を行い、ｐ型低抵抗領域28を形成する。さら
に、選択的にSiO2層27を除去し、AlSiを蒸着して合金化
熱処理を行い、オーム性接触のソース電極５及びドレイ
ン電極６を形成して作製する。
第４図は作製したFETのゲート電極７直下のゲートに
正電位を印加した空乏層変調モード動作状態におけるエ
ネルギーバンドの様子を模式的に示した図で、フェルミ
レベル９、伝導帯バンドの最小点10、価電子帯バンドの
最大点11を示してある。第４図において、正孔の波動関
数18はｐ型Si層24の両側のノンドープGe0.5Si0.5層23,2
5に広がり、その効果によって正孔の平均走行速度がSi
層よりも速くなり、状態密度の高いSi層をキャリア供給
層としているためより高ドープ化できる。
正電位を印加した空乏層変調モード動作状態におけるエ
ネルギーバンドの様子を模式的に示した図で、フェルミ
レベル９、伝導帯バンドの最小点10、価電子帯バンドの
最大点11を示してある。第４図において、正孔の波動関
数18はｐ型Si層24の両側のノンドープGe0.5Si0.5層23,2
5に広がり、その効果によって正孔の平均走行速度がSi
層よりも速くなり、状態密度の高いSi層をキャリア供給
層としているためより高ドープ化できる。
以上説明したように、本発明によれば、キャリアの供
給層として、移動度は低いが状態密度の高い半導体層を
用い、キャリアの走行層として波動関数のしみだしを積
極的に応用して、できるだけ移動度の高い半導体層を用
いることによっている。従って、例えば電子状態密度に
よりドーピング濃度の限界があったGaAsのような半導体
層の場合でも、電子状態密度の大きいGe層を電子供給層
として用い、波動関数の広がりの効果を応用することに
よって、電子の平均走行速度の低下をある程度に抑え
て、高濃度ドーピングが可能となり、高集積化に適した
高性能FETが実現できる。
給層として、移動度は低いが状態密度の高い半導体層を
用い、キャリアの走行層として波動関数のしみだしを積
極的に応用して、できるだけ移動度の高い半導体層を用
いることによっている。従って、例えば電子状態密度に
よりドーピング濃度の限界があったGaAsのような半導体
層の場合でも、電子状態密度の大きいGe層を電子供給層
として用い、波動関数の広がりの効果を応用することに
よって、電子の平均走行速度の低下をある程度に抑え
て、高濃度ドーピングが可能となり、高集積化に適した
高性能FETが実現できる。
第１図は第１の発明に係るFETの実施例を示す断面図、 第２図は第１図のFETのゲート直下におけるバンドの模
式図、 第３図は第２の発明に係るFETの実施例を示す断面図、 第４図は第３図のFETのゲート直下におけるバンドの模
式図である。 １……半絶縁性GaAs基板 2,4……ノンドープGaAs層 ３……ｎ型Ge層 ５……ソース電極 ６……ドレイン電極 ７……ゲート電極 ８……ｎ型低抵抗領域 ９……フェルミレベル 10……伝導帯バンドの最小点 11……価電子帯バンドの最大点 12……電子の波動関数 18……正孔の波動関数 21……ｎ型Si基板 22,26……ｎ型Si層 23,25……ノンドープGe0.5Si0.5層 24……ｐ型Si層 27……SiO2層 28……ｐ型低抵抗領域
式図、 第３図は第２の発明に係るFETの実施例を示す断面図、 第４図は第３図のFETのゲート直下におけるバンドの模
式図である。 １……半絶縁性GaAs基板 2,4……ノンドープGaAs層 ３……ｎ型Ge層 ５……ソース電極 ６……ドレイン電極 ７……ゲート電極 ８……ｎ型低抵抗領域 ９……フェルミレベル 10……伝導帯バンドの最小点 11……価電子帯バンドの最大点 12……電子の波動関数 18……正孔の波動関数 21……ｎ型Si基板 22,26……ｎ型Si層 23,25……ノンドープGe0.5Si0.5層 24……ｐ型Si層 27……SiO2層 28……ｐ型低抵抗領域
Claims (2)
- 【請求項１】基板上に形成した低電子状態密度半導体よ
りなる第１の半導体層と、 この第１の半導体層の上に形成した、ｎ型不純物元素を
含む高電子状態密度半導体よりなる第２の半導体層と、 この第２の半導体層上に形成した低電子状態密度半導体
よりなる第３の半導体層とを有することを特徴とする電
界効果トランジスタ。 - 【請求項２】基板上に形成した低正孔状態密度半導体よ
りなる第１の半導体層と、 この第１の半導体層の上に形成した、ｐ型不純物元素を
含む高正孔状態密度半導体よりなる第２の半導体層と、 この第２の半導体層上に形成した低正孔状態密度半導体
よりなる第３の半導体層とを有することを特徴とする電
界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290989A JPH0812915B2 (ja) | 1989-07-06 | 1989-07-06 | 電界効果トランジスタ |
| US07/709,799 US5227644A (en) | 1989-07-06 | 1991-06-03 | Heterojunction field effect transistor with improve carrier density and mobility |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290989A JPH0812915B2 (ja) | 1989-07-06 | 1989-07-06 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338843A JPH0338843A (ja) | 1991-02-19 |
| JPH0812915B2 true JPH0812915B2 (ja) | 1996-02-07 |
Family
ID=15950594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17290989A Expired - Lifetime JPH0812915B2 (ja) | 1989-07-06 | 1989-07-06 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812915B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554397B2 (ja) | 2005-02-23 | 2010-09-29 | 東京エレクトロン株式会社 | ステージ装置および塗布処理装置 |
-
1989
- 1989-07-06 JP JP17290989A patent/JPH0812915B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338843A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114962A2 (en) | Double heterojunction field effect transistors | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| JPH0260064B2 (ja) | ||
| JPH024140B2 (ja) | ||
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPS5953714B2 (ja) | 半導体装置 | |
| JPH0812915B2 (ja) | 電界効果トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH0797638B2 (ja) | 電界効果トランジスタ | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPS62298181A (ja) | 半導体装置 | |
| JPH0797633B2 (ja) | 電界効果トランジスタ | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63281474A (ja) | 半導体装置 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPS6068661A (ja) | 半導体装置 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| Koester et al. | High-performance SiGe pMODFETs grown by UHV-CVD | |
| JPH05102190A (ja) | 化合物半導体ヘテロ接合ゲート電界効果トランジスタ | |
| JPS63133576A (ja) | 電界効果トランジスタ | |
| JPH02150038A (ja) | 変調ドープ電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20080207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |