「VBL」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

On the other hand, when it tops the reference voltage Vref, the mode switching signal becomes low (standby mode), and the power VBL for drive is broken.例文帳に追加

一方、基準電圧Ｖｒｅｆを上回るとモード切替信号がロー（スタンバイモード）となって駆動用電源ＶＢＬが遮断される。 - 特許庁

When noise occurs in the lines of the bias potentials VBH' and VBL' while the internal circuits 4 and 6 work, the noise is attenuated by the buffers 2 and 3.例文帳に追加

内部回路４，６が動作してバイアス電位ＶＢＨ′，ＶＢＬ′のラインにノイズが発生しても、ノイズはバッファ２，３で減衰される。 - 特許庁

The switching power supply 72 is selected under the high-humidity environment, and applies to the regulation member 4 the oscillation bias in which the minimum value VBLmin of a regulation bias VBL is smaller than a developing bias Vb and the maximum value VBLmax of the regulation bias VBL is larger than the developing bias Vb.例文帳に追加

スイッチング電源７２は，高湿環境下で選択され，規制部材４に対して，規制バイアスＶＢＬの最小値ＶＢＬｍｉｎが現像バイアスＶｂよりも小さく，規制バイアスＶＢＬの最大値ＶＢＬｍａｘが現像バイアスＶｂよりも大きくなる振動バイアスを印加する。 - 特許庁

When data are read out, a bit line potential VBL is larger than a source line potential VSL, and a word line potential VWL_s of a selection cell MC_s is larger than the bit line potential VBL, and a word line potential VWL_us of a non-selection cell MC_us is smaller than the source line potential VSL.例文帳に追加

データの読み出し時、ビット線電位ＶＢＬはソース線電位ＶＳＬより大きく、選択セルＭＣ＿ｓのワード線電位ＶＷＬ＿ｓは、ビット線電位ＶＢＬより大きく、非選択セルＭＣ＿ｕｓのワード線電位ＶＷＬ＿ｕｓは、ソース線電位ＶＳＬより小さい。 - 特許庁

After latch of data the sense amplifier and the latch circuit are cut off at a gate A, the sense amplifier is made a non-operation state, also, BL and ZBL are made a reference potential VBL.例文帳に追加

データのラッチ後に、センスアンプとラッチ回路とをゲートＡで遮断し、センスアンプを非作動状態とし、かつ、ＢＬおよびＺＢＬを基準電位Ｖ_BLとする。 - 特許庁

In a bit line reference potential (VBL) generating circuit 801, a pad 401 is connected to a reference node A2 in a reference stage 500 through a transfer gate 213.例文帳に追加

ビット線参照電位（ＶＢＬ）発生回路８０１において、リファレンス段５００内の基準ノードＡ２にトランスファゲート２１３を介してパッド４０１を接続する。 - 特許庁

To provide a semiconductor memory in which a bit line reference potential VBL can be stably controlled independently of the drive capability of a tester driver at the time of a device evaluation test.例文帳に追加

デバイス評価テスト時にテスタドライバの駆動能力に関係なくビット線参照電位ＶＢＬを安定して制御可能な半導体記憶装置を提供する。 - 特許庁

A first supply voltage VAL and a second supply voltage VBL are applied to the pixel memory circuit 58, wherein these voltages are varied by a duty ratio.例文帳に追加

画素メモリ回路５８には、第１の供給電圧ＶＡＬと第２の供給電圧ＶＢＬとが与えられるが、それらの電圧値はデューティ比によって変化する。 - 特許庁

If an overvoltage detection signal is output when a standby circuit 28 is in standby mode, the standby circuit goes into normal mode and supplies a drive control circuit 24 with power VBL for driving.例文帳に追加

スタンバイ回路２８は、スタンバイモード中に過電圧検出信号が出力されると通常モードに移行して駆動制御回路２４に駆動用電源ＶBLを供給する。 - 特許庁

A VBL generating circuit 130 normally outputting an equalizing potential outputs potential corresponding to written data in a test mode, and this potential is supplied en bloc to a bit line by an equalizing circuit.例文帳に追加

通常はイコライズ電位を出力するＶＢＬ発生回路１３０は、テストモードでは書込データに対応する電位を出力し、イコライズ回路によってビット線に一括してこの電位が供給される。 - 特許庁

In the case where "1" data are being stored in a memory cell MC, a bit line BL is driven to "H" level (control line driving potential VBL) and a bit line/BL is driven to "L" level (reference potential) when a sensing operation is completed.例文帳に追加

メモリセルＭＣに「１」データが記憶されている場合には、センス動作が完了すると、ビット線ＢＬは「Ｈ」レベル（制御線駆動電位ＶＢＬ）、ビット線／ＢＬは「Ｌ」レベル（基準電位）に駆動される。 - 特許庁

An electronic program guide processing circuit 8 extracts program information superimposed on a television signal on a transmission channel selected by a sub tuner 6 for a vertical blanking line VBL and gives the information to a CPU 9.例文帳に追加

ＥＰＧ処理回路８はサブチューナ６により選択された伝送チャンネルのテレビジョン信号の垂直帰線期間（ＶＢＬ）に重畳されている番組情報を抽出しＣＰＵ９に与える。 - 特許庁

When the level of the drive command signal falls under the reference voltage Vref, a capacitor 27 is charged, and a mode switching signal becomes high (normal mode), and power VBL for drive is given from a power supply circuit 7 to a drive control circuit.例文帳に追加

駆動指令信号のレベルが基準電圧Ｖｒｅｆを下回るとコンデンサ２７が充電され、モード切替信号がハイ（通常モード）となって電源供給回路７から駆動制御回路に駆動用電源ＶＢＬが与えられる。 - 特許庁

In a DRAM, a switching circuit constituted of transfer gates 14-17 connects dummy bit lines DBL0, DBL1 to a line of a bit line potential VBL at the time of normal operation, and connects the dummy bit lines DBL0, DBL1 to a pad 18 at the time of a test mode.例文帳に追加

ＤＲＡＭにおいて、トランスファーゲート１４〜１７で構成される切換回路は、通常動作時はダミービット線ＤＢＬ０，ＤＢＬ１をビット線電位ＶＢＬのラインに接続し、テストモード時はダミービット線ＤＢＬ０，ＤＢＬ１をパッド１８に接続する。 - 特許庁

During memory driving, a common voltage is applied to liquid crystal capacitors 51R, 51G, 51B based on the first supply voltage VAL or the second supply voltage VBL according to the data stored in the pixel memory circuit 58 to display an image.例文帳に追加

メモリ駆動時には、画素メモリ回路５８に格納されているデータに応じて、第１の供給電圧ＶＡＬもしくは第２の供給電圧ＶＢＬのいずれかに基づいて液晶容量５１Ｒ、５１Ｇ、および５１Ｂに共通の電圧が印加され、画像表示が行われる。 - 特許庁

Thereby, since size of a hysteresis loop of the ferroelectric capacitor is made smaller than that is VBL=VPL=VDD, potential difference ΔV between data '0' and data '1' can be made smaller than the operation margin of a sense amplifier, and a deteriorated ferroelectric capacitor can be detected without performing a cycling test.例文帳に追加

これにより、強誘電体キャパシタのヒステリシスループのサイズがＶＢＬ＝ＶＰＬ＝ＶＤＤの時より小さくなるため、データ”０”とデータ”１”との間の電位差ΔＶをセンスアンプの動作マージンより小さくすることが可能となり、サイクリング試験を行わなくても劣化している強誘電体キャパシタセルの検出が可能となる。 - 特許庁