「ATD」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A period of an H level from rise to fall of an ATD signal (i.e., pulse width of ATD signal) is set to the length of tolerance of address skewness or more being previously set, while it is set to the length of a period from timing of rise of the ATD signal to finish of refresh-operation of the ATD signal at start of refresh operation, or less.例文帳に追加

ＡＴＤ信号の立ち上がりから立ち下がりまでのＨレベルの期間（すなわち、ＡＴＤ信号のパルス幅）を、予め設定されているアドレススキュー許容範囲以上の長さとなるように設定すると共に、リフレッシュ動作が開始された際のＡＴＤ信号の立ち上がりのタイミングからリフレッシュ動作が終了するまでの期間以下の長さとなるように設定する。 - 特許庁

The first active barrier structure ABR is arranged between the protected element TRS and the tap part ATD.例文帳に追加

第１のアクティブバリア構造ＡＢＲは、被保護素子ＴＲＳとタップ部ＡＴＤとの間に配置される。 - 特許庁

An ATD signal is made to be a trigger of a series of operation when read-out or write-in from/to a memory cell is performed.例文帳に追加

ＡＴＤ信号は、メモリセルの読み出しまたは書き込みをする際の一連の動作のトリガーとなる。 - 特許庁

An ATD signal is made a series of operation trigger when read-out or write-in of a memory cell is performed.例文帳に追加

ＡＴＤ信号は、メモリセルの読み出しまたは書き込みをする際の一連の動作のトリガーとなる。 - 特許庁

To provide a semiconductor memory capable of optimizing the pulse width of an ATD(address transition detection) pulse according to memory size.例文帳に追加

メモリサイズに応じてＡＴＤパルスのパルス幅を最適化することができる半導体記憶装置を提供する。 - 特許庁

The regulator circuit 100 inputs the address transition detect signals (ATD) and adjusts the pulse width of the signals ATDEQ 32 to output following the level variations of the voltages Vp and Vn supplied from the voltage Vp generator circuit 142 and the voltage Vn generator circuit 132, respectively.例文帳に追加

調整回路100は、アドレス推移検出信号（ATD）を入力し、電圧Vp生成回路142と電圧Vn生成回路132とからそれぞれ供給される電圧Vpおよび電圧Vnのレベル変動に応じて、信号ATDEQ 32のパルス幅を調整して出力する。 - 特許庁

To enable generating an appropriate ATD signal even if address skewness is caused in an address externally supplied.例文帳に追加

外部から供給されるアドレスにアドレススキューが発生したとしても、適正なＡＴＤ信号を生成することができるようにする。 - 特許庁

The equipment 32 receives the call signal from the computer 12, analyzes the ATD command and compares the identification information on the user added to the ATD command with the identification information that is previously registered in the memory 13 to decide the rightfulness of the user.例文帳に追加

ファクシミリ装置３２はパソコン１２からの発呼信号を受信してＡＴＤコマンドを解析し、そのＡＴＤコマンドに付加された利用者の識別情報とパラメータメモリ１３に予め登録された識別情報を比較して利用者の正当性を判定する。 - 特許庁

The semiconductor device is provided with a semiconductor substrate, an output element, a protected element TRS, a tap part ATD, and a first active barrier structure ABR.例文帳に追加

半導体基板と、出力用素子と、被保護素子ＴＲＳと、タップ部ＡＴＤと、第１のアクティブバリア構造ＡＢＲとを備える。 - 特許庁

To prevent increase in current consumption by preventing the occurrence of an internal synchronizing signal caused by an ATD signal which does not participate in the internal operations.例文帳に追加

内部動作に関与しないＡＴＤ信号による内部同期信号の発生を防ぎ、消費電流の増加を防ぐことにある。 - 特許庁

A pseudo SRAM is provided with an ATD circuit 3 detecting each of transition of an external chip-enable signal/CE, address signals ADx, ADy, and an external write-enable signal/WE, and a control circuit controlling access of a memory cell array based on a detected result of this ATD circuit 3.例文帳に追加

擬似ＳＲＡＭに、外部チップイネーブル信号／ＣＥ、アドレス信号ＡＤｘ，ＡＤｙ及び外部ライトイネーブル信号／ＷＥの遷移をそれぞれ検知するＡＴＤ回路３と、このＡＴＤ回路３の検知結果に基づきメモリセルアレイのアクセスを制御する制御回路とを設けている。 - 特許庁

Call processing is performed by adding that special number to the end of an ATD command (call command) received from a host 10.例文帳に追加

そして、ホスト１０から受信したＡＴＤコマンド（発呼コマンド）により指定された電話番号の後に、この特番を付加して発呼処理を行う。 - 特許庁

An attack extraction section 230 generates attack sound data ATD being an attack portion in the sound output from a main sound output unit 130M.例文帳に追加

アタック抽出部２３０が、メイン音出力ユニット１３０Ｍから出力される音のアタック部分であるアタック音データＡＴＤを生成する。 - 特許庁

Timing of read-out/write-in operation in a normal operation mode and a test mode is set based on an address transition detecting signal ATD.例文帳に追加

通常動作モードおよびテストモードにおける読出し・書込み動作のタイミングは、アドレス遷移検出信号ＡＴＤに基づき設定される。 - 特許庁

To provide an one shot signal generating circuit in which adjusting pulse width and coping with variation of skewness of an ATD signal are easy and a chip area can be reduced.例文帳に追加

パルス幅の調整やＡＴＤ信号のスキューの変動への対応が容易となり、チップ面積を小さくできるワンショット信号発生回路を提供する。 - 特許庁

Moreover, in a snooze state (a low power consumption state), a refresh operation is started in accordance with the generation of the signal RFTM regardless of the presence or absence of the ATD signal.例文帳に追加

また、スヌーズ状態（低消費電力状態）では、ＡＴＤ信号の有無に拘わらず、リフレッシュタイミング信号ＲＦＴＭの発生に応じてリフレッシュ動作を開始する。 - 特許庁

In an operation cycle, a memory chip 200 starts a refresh operation in synchronism with an ATD signal that indicate a change in an address after the generation of a refresh timing signal RFTM.例文帳に追加

メモリチップ２００は、オペレーションサイクルでは、リフレッシュタイミング信号ＲＦＴＭの発生後に、アドレスが変化したことを示すＡＴＤ信号に同期してリフレッシュ動作を開始する。 - 特許庁

Meanwhile, a personal computer 12 which is connected to the equipment 32 via an interface 11 transmits a call signal and an ATD command including the identification information on the user to the equipment 32.例文帳に追加

一方、パソコンインタフェース部１１を介して接続されたパソコン１２から、ファクシミリ装置３２に対して発呼信号と共に利用者の識別情報を含むＡＴＤコマンドを送信する。 - 特許庁

To perform accurately access of data without causing destruction of data even when the next address variation detecting signal (ATD) is given at restore-operation, column recovery operation, or refresh-operation.例文帳に追加

リストア動作時、コラムリカバリ動作時、またはリフレッシュ動作時に、次のアドレス変化検出信号（ＡＴＤ）が与えられたときも、データ破壊を生じることなく正確にデータアクセスを行なう。 - 特許庁

Activation/deactivation of a regular normal row activation signal controlling memory cell selecting operation conforming to a leading edge and a trailing edge of an address change detecting signal (ATD) is controlled.例文帳に追加

アドレス変化検出信号（ＡＴＤ）の前縁および後縁に従ってメモリセル選択動作を制御する正規ノーマルロウ活性化信号（／ｉｎｔＲＥ）の活性／非活性を制御する。 - 特許庁

The SRAM is provided with a circuit which receives an output signal from the logical circuit of the FLASH EEPROM and switches the timings of an ATD pulse signal ATDP and the SRAM specifications.例文帳に追加

ＳＲＡＭには、ＦＬＡＳＨ ＥＥＰＲＯＭの論理回路からの出力信号を受けて、ＡＴＤパルス信号ＡＴＤＰのタイミングやＳＲＡＭの仕様を切り替える回路を設ける。 - 特許庁

To obtain a semiconductor integrated circuit that is provided with an ATD pulse generating circuit having a delay circuit whose delay time or whose pulse width can be adjusted depending on an operating voltage.例文帳に追加

動作電圧に応じた遅延時間又はパルス幅に調整することができる遅延回路及び該遅延回路を有するＡＴＤパルス発生回路を備えた半導体集積回路を得る。 - 特許庁

A high speed operation mode, such as a static column mode can be made feasible, by providing a pseudo SRAM with an ATD circuit 11 for row access, an ATD circuit 10 for column access, and a mode determination circuit 26 to find out which mode is being accessed, row access or column access, and by automatically generating the mode determination signals SC inside the chip to control the inner circuit.例文帳に追加

擬似ＳＲＡＭに、ロウアクセス用のＡＴＤ回路１１と、カラムアクセス用のＡＴＤ回路１０と、ロウアクセスとカラムアクセスのどちらのモードが実行されているかを判定するモード判定回路２６を設け、チップ内部で自動的にモード判定信号ＳＣを生成して内部回路を制御することにより、スタティックカラムモードなどの高速動作モードが可能となる。 - 特許庁

The device is provided with a filter circuit 102 which eliminates noise in externally given address signals, a circuit system which includes an ATD circuit 311 that detects changes in the address signals prior to passing the circuit 102 and generates address change detecting signals ϕATD1 and a circuit system which includes an ATD circuit 321 that detects changes in the address signals after passing the circuit 102 and generates address change detecting signals ϕATD2.例文帳に追加

外部から与えられるアドレス信号のノイズを除去するフィルタ回路１０２と、フィルタ回路１０２を通過する前のアドレス信号の変化を検出してアドレス変化検出信号φＡＴＤ１を発生するためのＡＴＤ回路３１１を含む回路系と、フィルタ回路１０２を通過した後のアドレス信号の変化を検出してアドレス変化検出信号φＡＴＤ２を発生するためのＡＴＤ回路３２１を含む回路系とを備える。 - 特許庁

Timing of refresh-operation in a test mode is set based on a refresh-pulse generating signal TREF1 for the first test generated by a refresh-pulse generating circuit 62 for the first test responding to the address transition detecting signal ATD.例文帳に追加

テストモードにおけるリフレッシュ動作のタイミングは、アドレス遷移検出信号ＡＴＤに応答し第１のテスト用リフレッシュパルス発生回路６２で発生される第１のテスト用リフレッシュパルス発生信号ＴＲＥＦ１に基づき設定される。 - 特許庁

A second power source terminal Vcc2 supplying voltage to a delay circuit 400 or an ATD generating circuit 200 is provided separately from a first power source terminal Vcc1 supplying voltage the other circuits constituting a semiconductor memory.例文帳に追加

遅延回路４００またはＡＴＤ発生回路２００に電圧を供給する第２の電源端子Ｖｃｃ２を、半導体記憶装置を構成する他の回路に電圧を供給する第１の電源端子Ｖｃｃ１とは別に設ける。 - 特許庁

It is detected by a compound gate (170) whether an array is in a selection state inside or not, and an internal row activating signal (/intRE) is activated conforming to timing relation of an output of this compound gate and an address variation detecting signal (ATD).例文帳に追加

内部でアレイが選択状態にあるか否かを複合ゲート（１７０）で検出し、この複合ゲートの出力信号とアドレス変化検出信号（ＡＴＤ）のタイミング関係に従って、内部行活性化信号（／ｉｎｔＲＥ）を活性化する。 - 特許庁

When transition of the signal/WE is detected by the ATD 3d before a period specified by the time-out circuit at the write time, operation of the memory cell array is controlled by the time-out circuit, when it is detected after elapse of the specified period, write-in operation is controlled responding to transition of the signal/WE.例文帳に追加

書き込み時にタイムアウト回路で指示された期間より前にＡＴＤ３ｄによって信号／ＷＥの遷移が検知されると、タイムアウト回路によってメモリセルアレイの動作が制御され、指示された期間の経過後に検知された時には、信号／ＷＥの遷移に応答して書き込み動作を制御することを特徴とする。 - 特許庁

A timing prescribing section 100 is reset by an edge of a first detecting signal out of a plurality of address transition detecting signals (ATD signal) inputted during a skewness period of an address signal, measures the first prescribed time making an edge of a second detecting signal as a start point, and outputs a signal DST to which this measured result is reflected.例文帳に追加

タイミング規定部１００は、アドレス信号のスキュー期間内に到来した複数のアドレス遷移検知信号（ＡＴＤ信号）のうち、第１の検知信号のエッジによってリセットされ、第２の検知信号のエッジを起点として第１の所定時間を計測し、この計測結果が反映された信号ＤＳＴを出力する。 - 特許庁

To provide a semiconductor memory device in which read speed can be increased and current consumption can be reduced by preventing the output of data errors by making the delay caused by parasitic CR equal to or more by arranging an ATD pulse synthesizing circuit at a center of a chip and suppressing parasitic CR as much as possible.例文帳に追加

ＡＴＤパルス合成回路をチップ中央に配置することで、寄生ＣＲを極力揃えることにより、寄生ＣＲで発生する遅延が同等またはそれ以上となり、誤データの出力を防止することができ、その結果、読み出しスピードの高速化並びに消費電流の削減が可能となる半導体記憶装置を提供する。 - 特許庁