「Addition and subtraction」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A second input signal to the circuit is input into the addition/subtraction section 100 as the second signal after amplitude adjustment in the amplitude adjustment section 300 and DC component level adjustment in the DC level adjustment section 400.例文帳に追加

回路への第二の入力信号は、振幅調整部３００によって振幅の調整が行われると共に直流レベル調整部４００によって直流成分のレベルが調整された上で、第二信号として加減算部１００に入力される。 - 特許庁

To provide a computation apparatus capable of confirming presence/absence of input missing by collating the number of actually inputted or computed numerals with the number of numerals to be computed when performing the arithmetic of addition, subtraction, multiplication and division upon a plurality of numerals.例文帳に追加

複数の数字に対して加減乗除の演算を行う場合、実際に入力又は演算された数字の数と、演算しようとしていた数字の数とを対照して入力漏れの有無を確認することが出来る計算装置を提供する。 - 特許庁

A semiconductor integrated circuit includes a moving image encoding device which includes: a motion prediction unit 2; a motion compensation unit 4; a subtraction unit 3; a discrete cosine transform unit 51; a quantization unit 52; an inverse quantization unit 61; an inverse discrete cosine transform unit 62; and an addition unit 63.例文帳に追加

半導体集積回路は、動き予測部２と動き補償部４と減算部３と離散コサイン変換部５１と量子化部５２と逆量子化部６１と逆離散コサイン変換部６２と加算部６３を具備する動画像符号化装置を有する。 - 特許庁

This preprocessing circuit includes an addition and subtraction circuit for subtracting the numerical value extracting high-order n bit of a luminance signal before processing and adding the numerical value extracting high-order 1 bit of the luminance signal before processing to generate the processed luminance signal of m bit.例文帳に追加

前処理回路は、入力されたｍビットの処理前輝度信号から、処理前輝度信号の上位ｎビットを抽出した数値を減算し、処理前輝度信号の上位１ビットを抽出した数値を加算して、ｍビットの処理済み輝度信号を生成する加減算回路を備える。 - 特許庁

Subtraction correction of the amount of the urea aqueous solution equivalent to the adsorbed amount of ammonia is made from the added amount of the urea aqueous solution corresponding to the engine operating state (S10 and 11), and addition control of the urea aqueous solution is performed based on the added amount of the urea aqueous solution after correction (S3).例文帳に追加

そして、エンジン運転状態に応じた尿素水溶液添加量からアンモニア吸着量に相当する尿素水溶液量を減算補正し（Ｓ１０及び１１）、補正後の尿素水溶液添加量に基づいて尿素水溶液の添加制御を行う（Ｓ３）。 - 特許庁

The figure cards are characterized in comprising the arbitrary number of cards described with simple questions such as addition, subtraction and the like wherein parts of the questions are left blank and, when the question is read, the blank part in the question is answered by an answerer.例文帳に追加

足し算や引き算等の簡単な設問が記載されている任意枚数のカードで構成された数字カルタであって、その設問の一部が空欄とされており、設問を読み上げた時に上記設問の空欄部分を回答者が回答するようにしたことを特徴とする数字カルタ。 - 特許庁

A current addition/subtraction circuit 40 adds up the current I1 and the current I2 to generate a current I3 having no temperature dependence, subtracts the current I3 from the current I1 to generate a current I4, and subtracts the current I4 from the current I1 to generate a current I5.例文帳に追加

電流加減算回路４０は、電流Ｉ１と電流Ｉ２を加算して温度依存性のない電流Ｉ３を生成し、電流Ｉ１から電流Ｉ３を減算して電流Ｉ４を生成し、電流Ｉ１から電流Ｉ４を減算して電流Ｉ５を生成する。 - 特許庁

In parameter input mode (step 21), the correction value MV is corrected by addition or subtraction (steps 22 and 23) for the voltage value (input information) Vi from the operator 21, and consequently parameters read out of a parameter conversion table 31 of a table 4 or 5 are corrected (step 28).例文帳に追加

そして、パラメータ入力モードのとき（ステップ２１）、操作子２１からの電圧値（入力情報）Ｖｉに対して上記修正値ＭＶが加算または減算されて修正され（ステップ２２、２３）、この結果図４または図５のパラメータ変換テーブル３１から読み出されるパラメータが修正される（ステップ２８）。 - 特許庁

This portable telephone system 101 displays a time obtained by performing addition and subtraction from time difference information held by a time difference information recording part 104 and time information counted by a world standard time counting part 106 by an arithmetic part 107 when displaying the time on a local time display part 108.例文帳に追加

携帯電話装置１０１は、ローカルタイム表示部１０８に時刻を表示する際は、時差情報記録部１０４の保持する時差情報と世界標準時計上部１０６が計上する時刻情報とから演算部１０７が加減算を行った時刻を表示する。 - 特許庁

The signal processing unit 40 amplifies or attenuates at least one of the first and second audio signals, to make the non-desired component N included in both audio signals coincident and erases the non-desired wave component by means of addition or subtraction to extract the desired wave component.例文帳に追加

信号処理部４０は、第１及び第２の音声信号の少なくとも一方を増幅又は減衰させて両者に含まれる非希望波成分Ｎを一致させ、加算又は減算することによって非希望波成分を消去して希望波成分を抽出する。 - 特許庁

The input data are divided for every two bits from lower order, a total three bits of each set and a lower order set are grouped, and a combination in which an upper order 1 bit of the first group and the second group becomes 0 or 1 and the third bit from the lower order after operation of addition or subtraction becomes 1 is made a prescribed combination.例文帳に追加

ここで、入力データを下位から２ビットごとに区切り、各組と下位組の最上位ビットの計３ビットをグループとし、第１グループ及び第２グループの上位１ビットが共に０又は１であって加算又は減算の演算後の下位から３ビット目が１となる組み合わせを所定の組み合わせとする。 - 特許庁

In addition, a receive element with spectacle sensitivity in relation to the spectacle region(BG) is provided, and a means for generating a new color signal of red signal(R') from subtraction process with a ratio based on a coefficient previously set from the red(R) color signal is provided.例文帳に追加

更に、上記に加えて分光領域（ＢＧ）に対する分光感度を有する受光エレメントを有し、赤（Ｒ）の色信号から予め設定された係数に基づく比率で減算処理して新たな赤信号（Ｒ′）の色信号を形成する手段を有する。 - 特許庁

The observation condition includes the working distance, vacuum, addition/subtraction of the detection signals from a reflection electron detection element divided into a plurality, the voltage being applied to the bias electrode of a low vacuum secondary electron detector, and the mixing ratio of signals when displaying a mixing image.例文帳に追加

観察条件には、ワーキングディスタンス，真空度，複数に分割された反射電子検出素子の検出信号の加減算操作、低真空二次電子検出器のバイアス電極に印加する電圧、ミキシング画像を表示する際の信号の混合比がある。 - 特許庁

A microcomputer 40 having a normal/reverse rotation determination part 41, an operation-integration circuit part 42, a storage part 43 and a communication function part 44 is connected to the optical sensors 36, 37, to thereby perform addition/subtraction processing to/from an integrated value according to normal/reverse rotation of the impeller 21.例文帳に追加

光センサ３６，３７には正逆転判定部４１、演算・積算回路部４２、記憶部４３及び通信機能部４４を有するマイクロコンピュータ４０に接続し、羽根車２１の正転又は逆転に応じて積算値に加算又は減算処理を行う。 - 特許庁

When a difference occurs between the set standard reception power level and an actual reception power level, the automatic transmission power control for the own station is implemented by conducting feedback (addition or subtraction) of the difference to a transmission power amplifying circuit (21).例文帳に追加

フェージングや降雨などにより、設定された標準受信電力レベルと実際の受信電力レベルに差分が発生した場合には、その差分を送信電力増幅回路（21）にフィードバック（加算または減算）することで自局の送信電力の自動制御を実現する。 - 特許庁

An initial value is set in each up/down counter, and when each up/down counter is started at the same time by a count starting signal from a CPU, each up/down counter starts counting from each initial value, and until the counted value reaches its upper limit, it performs accumulative subtraction, and performs accumulative addition until the counted value reaches its lower limit.例文帳に追加

各アップダウンカウンタにはそれぞれ初期値が設定され、ＣＰＵからの計数開始信号により各アップダウンカウンタを同時にスタートさせると、各アップダウンカウンタはそれぞれの初期値から計数を開始し、計数値が上限に達するまで累減算を行い、計数値が下限に達するまで累加算を行う。 - 特許庁

Without having to carry out the calculation of square sums or square roots of the square sums, required for calculating the distance between a received symbol and an estimated symbol, the distances among the symbols, are calculated by simplified calculation based on bit-shift processing, addition and subtraction, and the circuit scale or the processing amount for obtaining the maximum likelihood symbol is reduced.例文帳に追加

受信したシンボルと推定シンボルの距離の算出に必要だった2乗和あるいは、2乗和の平方根の演算を行うことなく、ビットシフト処理と加減算をベースにした単純化された計算でシンボル間の距離を算出し、最尤シンボルを求めるための回路規模、あるいは処理量を削減する。 - 特許庁

After putting together the outputs of 1st and 2nd detection circuits, addition or subtraction is applied to the motion quantity following the detected quantity of vertical and horizontal edges of the video image, the output is given to a spatiotemporal filter and an isolating point elimination circuit is provided after the filter to detect a motion.例文帳に追加

第１の検出回路と、第２の検出回路の出力を合成した後に、映像の垂直エッジおよび水平エッジの検出量にしたがって、動き量に加算または減算を加え、その出力を時空間フィルタに入力し、さらに時空間フィルタの後に、孤立点除去回路を設け、動き検出を行う。 - 特許庁

To provide a customer accumulative point management system and its method allowing check of an accumulative point by means of a portable phone having a bar-code reader and a point card displaying the bar-code and allowing a shop employee to easily perform addition/subtraction of the accumulative point by operation of the portable phone.例文帳に追加

バーコードリーダ装置を備えた携帯電話と、バーコードを表示したポイントカードとにより、累積ポイントの確認ができ、店従業員もこの携帯電話の操作によって簡単に累積ポイントの加算や減算処理が行える顧客累積ポイント管理システム及び顧客累積ポイント管理方法を提供する。 - 特許庁

After a difference signal and a sum signal of first and second digital audio signals D1L, D1R are corrected by a correction filter on the basis of a head acoustic transfer function, the result is subjected to addition subtraction processing to generate third and fourth digital audio signals, and the third and fourth digital audio signals drive loudspeakers 21L, 21R in a rear space.例文帳に追加

本発明は、第１及び第２のディジタルオーディオ信号Ｄ１Ｌ、Ｄ１Ｒの差信号及び和信号を頭部音響伝達関数に基づいた補正フィルタにより補正した後、加減算処理して第３及び第４のディジタルオーディオ信号を生成し、この第３及び第４のディジタルオーディオ信号で後方空間のスピーカ２１Ｌ、２１Ｒを駆動する。 - 特許庁

The two-channel stereo audio signals are addition/subtraction mixed with a 6 ch mix and matrix circuit 1', and the resultant channel signals are predictive-coded with a coding part 2', and the predictive-coded data are quantized with the number of samples 40, 80 or 160 according to the sampling frequencies, and the quantized data are compressed with a variable or fixed rate and packed.例文帳に追加

ステレオ２チャンネルのオーディオ信号を６ｃｈミックス＆マトリクス回路１’で加減ミックスし、それらのチャンネル信号を符号化部２’で予測符号化し、その予測符号化したデータをサンプリング周波数に応じたサンプル数４０，８０又は１６０で量子化し、その量子化したデータを可変又は固定レートで圧縮してパッキングする。 - 特許庁

The integration control system 116 inputs, into the speed integrator 117, a command available by subtracting, using a subtraction part SP4, the delay speed information output from the low pass filter 113 from the command available by adding the speed command which is added by an addition part SP2 and a model speed command together.例文帳に追加

積分制御系１１６は、加算部ＳＰ２によって加算された速度指令とモデル速度指令とを合算した指令から、ローパスフィルタ１１３から出力された遅延速度情報を減算部ＳＰ４で減算した指令を、速度積分器１１７に入力する。 - 特許庁

A subtraction means 208 subtracts the value of an inserted quantity counter 202 from a put-out token counter 203 with the timing of counting up (addition) of the cast token counter 202 or the put-out token counter 203 by the control of a control microcomputer 81 and computes the number of tokens in hand at that time.例文帳に追加

減算手段２０８は、制御マイコン８１の制御により、投入枚数カウンタ２０２または払い出し枚数カウンタ２０３がカウントアップ（加算）されたタイミングにて、払い出し枚数カウンタ２０３の値から投入枚数カウンタ２０２の値を減算し、そのときの所持メダル枚数を演算する。 - 特許庁

Addresses are outputted by reading addresses corresponding to two memories 205, 206 at timing that a subtraction result of the length becomes 1, adding the value of the register 202 preceding the read of the memory 205 by one timing or the read value of the address calculation hold register 206 and holding its addition result in the address register 202.例文帳に追加

レングスの減算結果が１になるタイミングで、２つメモリ205，206の該当する番地を読み出し、読み出されたメモリ205と１タイミング前のレジスタ202の値か、読み出されたアドレス計算保持レジスタ206の値を加算し、その加算結果をアドレスレジスタ202に保持することで、アドレスを出力していく。 - 特許庁

A first crank angle counter counts the crank angle signals output from the crank angle sensor by changing over addition/subtraction in accordance with the rotating direction, and a second crank angle counter is counted up every time a predetermined number of crank angle signals are output from the crank angle sensor after cylinder determination is completed in starting.例文帳に追加

第１のクランク角カウンタは、クランク角センサから出力されるクランク角信号を回転方向に応じて加算／減算を切り替えてカウントし、第２のクランク角カウンタは、始動時に気筒判別が完了した後にクランク角センサからクランク角信号が所定数出力される毎にカウントアップする。 - 特許庁

A detection circuit 152 detects the received signal after frequency conversion, restores a phase modulation signal to detect phase information, an angle difference detection circuit 153 detects a deviation in the reception frequency from the angle difference and an addition/subtraction circuit corrects the reference control voltage so as to eliminate the deviation.例文帳に追加

検波回路１５２で周波数変換後の受信信号を検波し位相変調信号を復元して位相情報を検出し、角度差検出回路１５３で角度差から受信周波数のずれを検出し、ずれがなくなるよう加減算回路で基準制御電圧値を修正する。 - 特許庁

To provide a system for learning Soroban (Japanese abacus), by reproducing the same environment as teaching in a school or a Soroban school, especially a system, capable of reproducing the reading of addition/subtraction of figures read off aloud similarly to instructor's reading and determining the propriety of answer, immediately after the end of calculation.例文帳に追加

学校やそろばん塾での授業と同じ環境を再現してそろばん学習を行えるようにするためのシステム、特に、読上げ算の読上げを指導者が読み手の場合と同じように再現でき、計算終了直後に正誤の判定を得ることができるシステムを提供する。 - 特許庁

A subtraction means 208 subtracts the value of a cast token counter 202 from a put-out token counter 203 by the control of a control microcomputer 81 with the timing of counting up (addition) of the cast token counter 202 or the put-out token counter 203, and computes the number of possessed tokens at that time.例文帳に追加

減算手段２０８は、制御マイコン８１の制御により、投入枚数カウンタ２０２または払い出し枚数カウンタ２０３がカウントアップ（加算）されたタイミングにて、払い出し枚数カウンタ２０３の値から投入枚数カウンタ２０２の値を減算し、そのときの所持メダル枚数を演算する。 - 特許庁

The floating-point adder which performs addition and subtraction of two pieces of given floating-point data codes the large/small relation between data corresponding to clip coordinates and the other given data according to the results of exponent comparison and mantissa comparison between the two pieces of data which are made before the digit matching process of the mantissa parts and the signs of the two pieces of data.例文帳に追加

与えられる２つの浮動小数点データの加算および減算を行なう浮動小数点加算器において、仮数部の桁合わせ処理の前処理で行なわれる２データの指数比較および仮数比較の結果と２データの符号とに基づいて、クリップ座標に対応するデータと与えられた他方のデータとの大小関係をそれぞれコード化する。 - 特許庁

When inputting one of addition and subtraction of a point, and a purchase money amount or a use point in the point input screen and transmitting them to a point update server 30, the point update server 30 extracts a present point of a member by use of the received member ID, and performs point update based on the purchase money amount or the use point.例文帳に追加

ポイント入力画面において、ポイントの加算、減算のいずれか、および購入金額または使用ポイントを入力して、ポイント更新サーバ３０に送信すると、ポイント更新サーバ３０は、受信した会員ＩＤを用いて会員の現在のポイントを抽出し、購入金額または使用ポイントに基づいて、ポイント更新を行う。 - 特許庁

The added result of the addition part 10 and the subtracted result of the subtraction part 20 are multiplied by respective prescribed cosine coefficients in respective multiplication parts M0-M7 and the multiplied results are converted into IDCT coefficients by the selection processing of a first selection part 31 and a second selection part 32 and the integrating processing of an integration part 40.例文帳に追加

加算部１０の加算結果および減算部２０の減算結果には、乗算部Ｍ０〜Ｍ７においてそれぞれ所定のコサイン係数が乗算され、この乗算結果が第１の選択部３１および第２の選択部３２における選択処理、および積算部４０における積算処理により、離散コサイン変換係数へ変換される。 - 特許庁

Further, an address setting section 157 repeats addition and subtraction for an initial value in matching with an output pattern of the pixel data by the analog front end IC to calculate a pixel position of each of the pixel data and sets a memory address corresponding to the pixel position to an address register RR as a write destination memory address of the pixel data.例文帳に追加

また、アドレス設定部１５７は、アナログフロントエンドＩＣによる画素データの出力パターンに合わせて、初期値に対し加減算を繰り返すことにより、各画素データの画素位置を算出し、画素位置に対応するメモリアドレスを、その画素データの書込先メモリアドレスとして、アドレスレジスタＲＲに設定する。 - 特許庁

A turbo coding device includes a deinterleave generator 2 for calculating two consecutive deinterleave positions by only executing addition/subtraction processing and comparison calculation processing and a memory IF3 for generating an interleave sequence of turbo codes which disposes by disposing a plurality of information bits in a deinterleave position calculated by the deinterleave generator 2.例文帳に追加

連続する２つの逆インタリーブ位置を加減算処理と比較計算処理を実施するだけで算出する逆インタリーブ生成器２と、逆インタリーブ生成器２により算出された逆インタリーブ位置に複数の情報ビットを配置してターボ符号のインタリーブ系列を生成するメモリＩＦ３とを設ける。 - 特許庁

This device is provided with (n) shift register parts for constituting 'p+log2n' stages of one-bit shift registers while using a changeover switch for sharing an input latch and an output latch in respectively similar configurations concerning n-dimensional input data having a quantized bit number (p) and 'n/2' butterfly arithmetic parts for performing addition/subtraction at the interval of one bit.例文帳に追加

量子化ビット数ｐのｎ次元の入力データに対してそれぞれ同様の構成をなし、入力ラッチと出力ラッチを共用化する切替スイッチを用いて“ｐ＋ｌｏｇ_2ｎ”段の１ビットシフトレジスタを構成するｎ個のシフトレジスタ部と、１ビットごとに加減算を行う“ｎ／２”個のバタフライ演算部を備える。 - 特許庁

This guide system for learning mental arithmetic makes the user learn mental arithmetic in the abacus calculation system, and all counter movement images are not accompanied with decomposition of 5-valued counters 12, carry, and borrow in examples for a guide to addition and subtraction between proper numerical values of plural figures in the initial stage of learning.例文帳に追加

上記課題を解決するための暗算学習のための指導システムは、珠算式暗算を学習させる指導システムであって、学習初期段階における複数桁の適宜の数値の加減算を指導するための設例は、すべての運珠イメージが五珠１２の分解、繰り上がり、繰り下がりを伴わない設例としたことを特徴とする。 - 特許庁

The multiple-length arithmetic circuit is a bus master module for performing an addressing operation for itself and maybe operated by receiving the setting of the control data from the CPU, and the CPU does not have to repeatedly perform a data transfer instruction, an addition/subtraction instruction, etc., and can fast perform an operation of multiple-length data to be needed in elliptic curve cryptography, etc.例文帳に追加

多倍長演算回路は、自らアドレシング動作を行うバスマスタモジュールであり、ＣＰＵから制御データの設定を受けて動作すればよく、ＣＰＵはデータ転送命令及ぶ加減算命令等を繰り返し実行する必要はなく、楕円曲線暗号などで必要となる多倍長データの演算を高速に実行可能になる。 - 特許庁

To minimize the number of times of addition/subtraction calculations, and to reduce the number of times of round processing of converting data including a fractional part into an integer by separating the generation of a DC coefficient and the generation of an AC coefficient, generating the DC coefficient first and utilizing the DC coefficient for generating the AC coefficient in the generation of a lossless Hadamard transform coefficient.例文帳に追加

ロスレスアダマール変換係数の生成において、ＤＣ変換係数の生成とＡＣ変換係数の生成とを分け、ＤＣ変換係数を先に生成し、該ＤＣ変換係数をＡＣ変換係数の生成に利用することにより、加減演算の回数を最小にすると共に、小数点データを整数化する丸め処理の回数を削減する。 - 特許庁

To provide a procedure to calculate a lossless Hadamard transform coefficient, in which the number of times of addition/subtraction operation is minimized and the number of times of rounding processing that replaces data having a decimal point with an integer is reduced by separating off the calculation of a DC transformation coefficient and the calculation of an AC transformation coefficient with the DC transformation coefficient calculated first and utilized to calculate the AC transformation coefficient.例文帳に追加

ロスレスアダマール変換係数の生成において、ＤＣ変換係数の生成とＡＣ変換係数の生成とを分け、ＤＣ変換係数を先に生成し、該ＤＣ変換係数をＡＣ変換係数の生成に利用することにより、加減演算の回数を最小にすると共に、小数点データを整数化する丸め処理の回数を削減する。 - 特許庁

Comparator circuits 18 to 26 compare a threshold of a threshold generation circuit 30 with the difference between the signal values inputted from the subtraction circuits, output the signal values (output of delay circuit 1 to 8) of respective pixels to an addition circuit 27 only when the difference between the signal values is not higher than the threshold, and do nothing in the other cases.例文帳に追加

比較回路１８〜２６では、しきい値発生回路３０のしきい値と減算回路から入力された信号値の差とを比較し、信号値の差がしきい値以下の場合にのみ、加算回路２７へそれぞれの画素の信号値（遅延回路１〜８の出力）を出力し、それ以外の場合は何もしない。 - 特許庁

Furthermore, in an address setting unit 157, addition/subtraction of an initial value is repeated in accordance with the output pattern of the pixel data from the analog front end IC, thereby calculating a pixel position of each of pixel data, and a memory address corresponding to the pixel position is set to an address register RR as a memory address of the destination to write the pixel data.例文帳に追加

また、アドレス設定部１５７は、アナログフロントエンドＩＣによる画素データの出力パターンに合わせて、初期値に対し加減算を繰り返すことにより、各画素データの画素位置を算出し、画素位置に対応するメモリアドレスを、その画素データの書込先メモリアドレスとして、アドレスレジスタＲＲに設定する。 - 特許庁

Addition-subtraction processing is performed by using a received signal obtained by repeating the transmission-reception of an ultrasonic wave plural times in a prescribed rate period to the respective ultrasonic wave scanning directions of a subject and a received signal obtained by only receiving the ultrasonic wave in the prescribed rate period in succession to this transmission-reception of the ultrasonic wave.例文帳に追加

被検体の所定の超音波走査方向の各々に対し所定のレート周期で超音波送受信を複数回繰り返して得られた受信信号と、この超音波送受信に引き続いて前記所定のレート周期で超音波受信のみを行なって得られた受信信号を用いて加減算処理を行なう。 - 特許庁

In the receiving circuit, there are also arranged mixing circuits 32I, 32Q which converts a received signal to intermediate frequency signals SIFI, SIFQ by the local oscillating signals SLI, SLQ respectively, phase shifting circuits 35I, 35Q to which intermediate frequency signals SIFI, SIFQ are supplied, and addition/subtraction circuit 36 which adds or subtracts the phase shifted outputs.例文帳に追加

受信信号を、局部発振信号ＳLI、ＳLQにより中間周波信号ＳIFI、ＳIFQに周波数変換するミキサ回路３２Ｉ、３２Ｑと、中間周波信号ＳIFI、ＳIFQの供給される移相回路３５Ｉ、３５Ｑと、その移相出力の加算あるいは減算を行う加減算回路３６とを設ける。 - 特許庁

The reconfigurable circuit is featured to have a first computing element (402) which performs addition or subtraction of first input data and second input data, and outputs the output data; and a first selector (412), which selects the output data of the first computing element or a third input data and outputs it to the first computing element as the first input data.例文帳に追加

第１の入力データ及び第２の入力データの加算又は減算を行って出力データを出力する第１の演算器（４０２）と、前記第１の演算器の出力データ又は第３の入力データを選択し、前記第１の演算器に前記第１の入力データとして出力する第１のセレクタと（４１２）を有することを特徴とするリコンフィグラブル回路が提供される。 - 特許庁

Addition and subtraction are carried out to/from the standard detection wavelength range A, using the data acquired by the shifting scan, the periphery of the standard detection wavelength range A is data-interpolated uniformly while shifting the detection start wavelength and the acquired wavelength width, a plurality of interpolated data is generated therein, and the optimum detection wavelength range (start wavelength and acquired wavelength width) is set on the basis of the data.例文帳に追加

そして、このずらし走査により得られたデータを用いて、標準検出波長範囲Ａに対する加算、減算を実行し、検出開始波長、取込み波長幅をずらしながら、標準検出波長範囲Ａの周辺をまんべんなくデータ補完し、複数の補完データを生成し、これらデータから最適な検出波長範囲（開始波長と取込み波長幅）を設定する。 - 特許庁

To provide figure cards capable of greatly improving a count ability in the figure cards comprising the arbitrary number of cards described with simple questions such as addition, subtraction and the like wherein parts of the questions are left blank and, when the question is read, the blank in the question is answered by an answerer.例文帳に追加

足し算や引き算等の簡単な設問が記載されている任意枚数のカードで構成された数字カルタであって、その設問の一部が空欄とされており、設問を読み上げた時に上記設問の空欄部分を回答者が回答するようにして、計算能力の大幅な向上を図ることが可能な数字カルタを提供することを目的とする。 - 特許庁