「Addition and subtraction」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To embed electronic watermark information so that the deterioration of image quality is made inconspicuous to human eyes as much as possible in the case of embedding the electronic watermark information through addition and subtraction of part of an image.例文帳に追加

画像の一部を加減算することにより電子透かし情報を埋め込む場合において、できるだけ人間の目に画質の劣化が目立ちにくい様に上記電子透かし情報を埋め込む。 - 特許庁

Exclusive OR circuits 114-117 discriminate coincidence/dissidence of two adjacent inverse spread codes (C0, C1 or the like) and adder subtractor circuits 110-113 execute addition/subtraction of the basis of the discrimination result.例文帳に追加

排他的論理和回路１１４〜１１７が、隣接する２つの逆拡散符号（Ｃ０，Ｃ１等）の一致，不一致を判定し、その判定結果に基づいて加減算器１１０〜１１３が、加算／減算を実行する。 - 特許庁

To provide a data processor for reducing a circuit scale when hardware is constituted and deriving a trigonometric function by simple addition/subtraction when software is constituted.例文帳に追加

ハードウェアを構成した場合の回路規模を小さくすることができるとともに，ソフトウェアを構成した場合，三角関数の導出を単純な加減算のみで行うことが可能なデータ処理装置を提供する。 - 特許庁

By this detection method, the location of the object 1 in the scene and the rotational direction of the object 1 can be detected at high speed since the amount of data handled is small compared with the conventional pattern matching and the calculation is limited to addition and subtraction.例文帳に追加

この物体検出方法は，従来のパターンマッチングに比べて扱うデータ量が少なく，演算も加減算だけでよいため，シーン中の対象物１の位置や対象物１の回転方向を高速で検出することができる。 - 特許庁

An output of an orthogonal modulator 15a is converted into an analog 568 MHz IF signal by a D/A converter 14a and a required carrier frequency is obtained by subtraction and addition between the analog IF signal and a signal from a PLL oscillator 7.例文帳に追加

直交変調器１５ａの出力は、Ｄ／Ａ変換器１４ａでアナログの５６８ＭＨｚのＩＦ信号に変換され、アナログのＩＦ信号とＰＬＬ発信器７の差分と加算により必要な搬送波の周波数を得る。 - 特許庁

A timer value 21 for generating a ramp cycle is recorded at the first format, and an added/ subtracted value 22 for generating the ramp cycle and a repeat value 23 that indicates the number of times of repeating the addition and subtraction are recorded at the second format.例文帳に追加

第１のフォーマットにはランプ周期を生成するためのタイマ値２１が記録され、第２のフォーマットにはランプ周期を生成するための加減算値２２および加減算の繰り返し回数を表すリピート値２３が記録される。 - 特許庁

In each stage, an analog signal from a preceding stage is sampled in passive elements C1 and C2 in a first period, and one of the passive elements is used as a feedback element in a second period to perform addition to and subtraction from a signal sampled in the other passive element.例文帳に追加

各ステージでは、第１期間に前段からのアナログ信号を受動素子Ｃ１，Ｃ２にサンプリングし、第２期間に受動素子の一方を帰還素子として、他の受動素子にサンプリングされた信号に対する加減算を行う。 - 特許庁

Each of the pixel parts PX of the image sensor 5 accumulates electric charges corresponding to incident light including red light R, green light G, blue light B, and background light while alternating addition and subtraction with the light emission control signals (r), (g), and (b).例文帳に追加

画像センサ５の各画素部ＰＸは、赤色光Ｒ、緑色光Ｇ、青色光Ｂ、背景光を含む入射光に応じた電荷を、発光制御信号ｒ，ｇ，ｂにより加算と減算とを切り換えながら蓄積する。 - 特許庁

An off-set control voltage Vof and a full scale control voltage Vfs are input to the A/D converter, and both the control voltages are converted into the upper reference voltage Vtop and the lower limit reference voltage Vbot by an addition circuit and a subtraction circuit provided in the A/D converter.例文帳に追加

Ａ／Ｄ変換器にオフセット制御電圧Ｖofとフルスケール制御電圧Ｖfsを入力し、Ａ／Ｄ変換器内部に設けた加算回路および減算回路より両制御電圧を上限基準電圧Ｖtopと下限基準電圧Ｖbotに変換する。 - 特許庁

The low offset input circuit includes an input circuit block 102 including an input circuit 104 and an addition/subtraction circuit block 105; switches 108 and 109; and an offset voltage compensation circuit block 103 including a detection block 106 and an adjustment holding circuit block 107.例文帳に追加

入力回路１０４および加減算回路ブロック１０５を含む入力回路ブロック１０２と、スイッチ１０８，１０９、検出回路ブロック１０６および調整保持回路ブロック１０７を含むオフセット電圧補償回路ブロック１０３を設ける。 - 特許庁

A packet transfer device 100 includes a token operation part 160 which performs addition and subtraction of token values of storage parts 140-1 to 140-n in a token packet system, and discards, when the token values exceed the Max Token, the excess token values.例文帳に追加

パケット転送装置１００は、トークンバケット方式で記憶部１４０−１〜１４０−ｎのトークン値の加減算を行うとともに、トークン値がMax Tokenを超過したら超過した分のトークン値を廃棄するトークン演算部１６０を有する。 - 特許庁

A current addition/subtraction circuit 3 corrects a minute current I_N by adding or subtracting a prescribed step current to/from the minute current I_N in response to current control signals DD1, DD2, DD3, DU1, DU2 and DU3, and outputs it as a reference current I_REF.例文帳に追加

電流加減算回路３は、電流制御信号ＤＤ１，ＤＤ２，ＤＤ３，ＤＵ１，ＤＵ２，ＤＵ３に応答して、微少電流Ｉ_Ｎに所定のステップ電流を加算し又は減算し微少電流Ｉ_Ｎを補正して、基準電流Ｉ_ＲＥＦとして出力する。 - 特許庁

As this utilization device, a spherical body counting controller 200/a pachinko stand island device 500 or the like for performing the addition/subtraction counting of the spherical body, flow passage control and alarm control based on the discrimination of the passing direction can be provided.例文帳に追加

利用装置として、通過方向の判別にもとづく球体の加減計数、流路制御、警報制御などを行う球体計数制御装置２００・パチンコ台島装置５００などを提供できる。 - 特許庁

Further, an operating section 12b that outputs a selection signal SEL showing a calculated value resulting from addition or subtraction between the offset value M1 and a value of a single-digit multi-value display data signal S1 transmitted immediately before is provided.例文帳に追加

さらに、オフセット値Ｍ１と直前に送信された１桁の多値表示データ信号Ｓ１の値とで加算又は減算を行った算出値を示す選択信号ＳＥＬを出力する演算部１２ｂを設ける。 - 特許庁

The point processing module 13 executes processes (addition, subtraction, shift) for the accounts 30 of the subscriber according to the contents of the point processing request and notifies a point use history reporting module 16 of the processes executed.例文帳に追加

ポイント処理モジュール１３は、ポイント処理要求の内容に基づいて該当加入者のアカウント３０に対する処理（加算、減算、移行）を実行し、実行内容をポイント利用履歴報告モジュール１６へ伝える。 - 特許庁

The weight adder/subtractor 32 carries out, with respect to each of the received signals, addition processing or subtraction processing of weight values on the basis of the code data of the received signals, and outputs an acquired result to an evaluation coefficient calculating section 36.例文帳に追加

重み加減算器３２は、各受信信号について、当該受信信号の符号データに基づき重み値の加算処理または減算処理を実行し、その結果を評価係数算出部３６へ出力する。 - 特許庁

A data table corresponding to a plurality of point systems by the store or a common point system is mounted in one IC card 201, and the shop identifier is provided in a record in each table to perform the addition or subtraction of points.例文帳に追加

１枚のＩＣカード２０１に複数の店舗別あるいは共通ポイントシステムに対応するデータテーブルを持たせ、且つそれぞれのテーブル内のレコードに店舗の識別子を持たせ、加点、減点の処理を行う。 - 特許庁

An arithmetic setting circuit 32 obtains a reference set signal RSS corresponding to a conversion rate of each gradation zone from reference values J0 to J4 inputted to a set value register 31 and outputs the signal RS to an addition/subtraction circuit 33.例文帳に追加

演算設定回路３２は、設定値レジスタ３１に入力される基準値Ｊ０〜Ｊ４から各階調帯の変換率に応じたリファレンスセット信号ＲＳＳを求めて、加減算回路３３へ出力する。 - 特許庁

The selection/arithmetic circuit 40 selects one of output of the transconductance amplifiers 12, 13, or performs addition and subtraction between the output depending on the frequency characteristics required by the slave filter 3.例文帳に追加

選択・演算回路４０は、スレーブフィルタ３が要求する周波数特性に応じて、トランスコンダクタンス増幅器１２、１３の出力のうちの１つを選択し、またはその出力の間で加減算処理を行う。 - 特許庁

A correction term operating circuit 16 multiplies the two real numbers obtained from the first and second sum and difference operating circuits 11 and 12 by each other and outputs a value obtained by correcting the real or imaginary number value of the output signal of the third sum and difference operating circuit 15 by performing addition and subtraction on the value as a complex-multiplied value.例文帳に追加

補正項演算回路１６は、第１の和差演算回路１１と第２の和差演算回路１３から得た２実数を乗算し、第３の和差演算回路１５の出力信号の実数値又は虚数値に加減算を行い補正した値を複素乗算した値として出力する。 - 特許庁

A multiplication part 123 multiplies an arithmetic result of the subtraction part 121 and that of the division part 122 to calculate an approximate value of b(x-Mx), and My is added by an addition part 124, and thus an estimated value corresponding to the signal 2 is obtained.例文帳に追加

乗算部１２３が減算部１２１の演算結果と除算部１２２の演算結果を乗算してｂ（ｘ−Ｍｘ）の近似値が算出され、加算部１２４によってＭｙが加算されて、信号２に対応する推定値が求められる。 - 特許庁

Especially a 3-1 LUT is used as two 2-1 LUTs and NOT or OR is introduced to these 2-1 LUTs to efficiently realize logical functions such as an addition/subtraction circuit, equivalency, size comparison, and multi- bit AND/OR.例文帳に追加

とくに、３−１のＬＵＴを２−１ ＬＵＴ２つとして用いて、それらの間に論理否定や論理和などを導入することで、加減算回路、等価性、大小比較、多ビットのＡＮＤ／ＯＲなどの論理関数を効率よく実現する。 - 特許庁

There are provided an error detector 41 for adding a non-inverted signal and an inverted signal in a differential transmission signal for detecting the amount of offset from the added value, and an elimination means (subtraction and addition sections 43, 44) for eliminating the detected amount of offset.例文帳に追加

差動方式の伝送信号の非反転信号と反転信号を加算し、該加算値からオフセット量を検出する誤差検出部４１と、該検出したオフセット量の除去を行う除去手段（減算部４３、加算部４４）とを備える。 - 特許庁

To provide an addition and subtraction learning tool which can be handled without losing a plurality of beads used for learning and spare beads, can cope with the change of the number to be learned, can be compactly stored, and can be attracted and fixed to a blackboard by using magnets.例文帳に追加

本発明は、学習に使用する複数の玉と、控えの玉を紛失することなく扱うことができ、又学習する数の変更に対応でき、コンパクトに収納可能で、且つ黒板にマグネットを使って吸着固定できる加減算学習器を提供する。 - 特許庁

To provide a binary conversion circuit which is compact and reduces power consumption so as to be easily integrated in an image sensor, converts clock phase information into a binary value and is capable of performing digital addition/subtraction, to provide a method for the same, and to provide an AD conversion apparatus, a solid-state imaging device, and a camera system.例文帳に追加

イメージセンサに集積しやすいよう小型で低消費電力であり、クロック位相情報をバイナリ値に変換し、かつデジタル加減算可能なバイナリ値変換回路およびその方法、ＡＤ変換装置、固体撮像素子、並びにカメラシステムを提供する。 - 特許庁

In a signal line driving section, the gradation voltage subjected to addition and subtraction of the amount of the voltage fluctuation varying with every output period of each gradation is generated and the gradation voltage Vx taking the amount of the signal line voltage fluctuation into consideration is applied to the signal line.例文帳に追加

信号線駆動部において、各階調の出力期間毎に異なる電圧変動量を加減算した階調電圧を生成し、予め信号線電圧変動量を考慮した階調電圧Ｖｘを信号線に印加する。 - 特許庁

An addition and a subtraction of the excitation electrode membrane are conducted to either right or left area of the excitation electrode membrane which becomes the adjusting object, and a first adjustment trying means is executed for confirming a fluctuation state of the spurious vibration of the resonance characteristic.例文帳に追加

次に前記調整対象となる励振電極膜の左右いずれかの領域に対して励振電極膜の加減を行い、前記共振特性のスプリアス振動の変動状況を確認する第１の調整試行手段を実施する。 - 特許庁

A numerical value of the input tool data is stored in a RAM, and a parameter previously stored in the RAM is performed with addition or subtraction to the numerical value to calculate the upper limit value and the lower limit value of the tool data in a lump and to perform automatic setting.例文帳に追加

そして、入力された工具データの数値はＲＡＭに記憶され、その数値に対して予めＲＡＭに記憶されたパラメータが加算又は減算されることで、その工具データの上限値及び下限値を一括して演算して自動設定することができる。 - 特許庁

The inverse function, however, is a simple expression represented by addition and subtraction such that, for example, a simple time lag and weight like [formula 8] are added to an original signal ν_10(t), so flat frequency characteristics are obtained and further disorder-free waveform transmission is performed.例文帳に追加

ところが、この逆関数は、元の信号ν_１０（ｔ）に対して、例えば、［数８］のような簡単な時間遅れと重みを加えた加減算のみで表される簡単な式であり、平坦な周波数特性、さらには、乱れのない波形伝送を行えることが分かった。 - 特許庁

Signals of the two search coils (for example, search coils 1, 3), which are respectively placed at circumference positions symmetrical about the center of the superconducting coil 20, are subjected to subtraction or addition so as to detect a displacement in a dial direction and a displacement in an axial direction independently.例文帳に追加

超電導コイルの中央に対して対称な周方向位置にある２つのサーチコイル（例えばサーチコイル１と３）の信号を減算及び加算することで径方向変位と軸方向変位を独立に検出する。 - 特許庁

Further, the receiving circuit has intermediate frequency filters 41H, 41L to which the signal outputted from the addition/subtraction 36 is supplied, and demodulating circuits 43H, 43L to which the signals outputted from the intermediate frequency filters 41H, 41L are supplied.例文帳に追加

この加減算回路３６の出力信号が供給される中間周波フィルタ４１Ｈ、４１Ｌと、この中間周波フィルタ４１Ｈ、４１Ｌの出力信号が供給される復調回路４３Ｈ、４３Ｌとを設ける。 - 特許庁

A voltage subtracter/adder of this invention is so constituted that the gates of transistors M1 and M2 constitute a pair of inputs and drains constitute a pair of subtraction outputs respectively, that addition output terminals are formed by commonly connecting the sources, and that the sum of the current flowing in the transistors M1 and M2 increase in proportion to an input differential voltage.例文帳に追加

本発明の電圧減算・加算回路は、トランジスタＭ１，Ｍ２のゲートが入力対を、ドレインが減算出力対をそれそれ構成し、ソースが共通接続されて加算出力端子を構成し、トランジスタＭ１，Ｍ２に流れる電流の和が入力差動電圧に比例して増加する。 - 特許庁

In a reproduction rate control portion 24, a first calculation portion 402 and a second calculation portion 403 perform addition and subtraction by using an added image and a subtracted image supplied, based on control by an output control portion 405 and create frame data of an arbitrary frame rate.例文帳に追加

再生レート制御部２４において、第１演算部４０２および第２演算部４０３は、出力制御部４０５の制御に基づいて、供給される加算画像および減算画像を用いて加算および減算を行い、任意のフレームレートのフレームデータを生成する。 - 特許庁

To provide a ubiquitous point system allowing communication between an audience and a television program of an individual television station including a sponsor of the television program and a carrier by taking in concept of prepayment and point charging and performing addition/subtraction of a point previously purchased or possessed by a user.例文帳に追加

ポイント課金とプリペイドの概念を取り入れ、利用者が予め購入又は保有しているポイントの加算・減算を行うことにより、キャリア、テレビ番組のスポンサーを含めて、個々のテレビ局のテレビ番組と視聴者との間で、コミュニケーションを図ることを可能にしたユビキタスポイントシステムを提供すること。 - 特許庁

In the arithmetic unit which multiplies a multiplicand and a multiplier for the binary system, Addition-based calculation is performed according to the arrangement from the last digit of bits in multiplication, then at least either the addition-based or subtraction-based calculation is sequentially performed.例文帳に追加

二進法に係る被乗数と乗数との乗算を行う演算装置において、乗数におけるビットの数値の下桁側からの配列に応じて、加算基調の演算を行った後に、該加算基調の演算および減算基調の演算のうちの少なくとも一方の演算を順次に行うことを決定する。 - 特許庁

A stereo 2-channel audio signal is mixed by a 6ch mixing and matrix circuit 1' by addition and subtraction and channel signals are predictively encoded by an encoding part 2'; and the predictively encoded data are quantized with a sample number 40, 80, or 160 corresponding to the sampling frequency and the quantized data are compressed at a variable or fixed rate and packed.例文帳に追加

ステレオ２チャンネルのオーディオ信号を６ｃｈミックス＆マトリクス回路１’で加減ミックスし、それらのチャンネル信号を符号化部２’で予測符号化し、その予測符号化したデータをサンプリング周波数に応じたサンプル数４０，８０又は１６０で量子化し、その量子化したデータを可変又は固定レートで圧縮してパッキングする。 - 特許庁

The calculation method teaching tool includes a base plate; a plurality of bead members movably attached to the base plate; and a scale mark, displayed on the surface of the base plate together with the figures to be the result of addition and subtraction performed by moving the bead members.例文帳に追加

計算法教習具は、基板と、その基板に移動自在に取り付けられた複数の珠状部材と、その珠状部材を移動させることにより足し算及び引き算を行ったときの答となる数字と共に基板表面に表示された目盛とを有する。 - 特許庁

To provide an arithmetic unit, a program, and a function value calculating method, by which the calculation of a functional expression containing a large number of addition, subtraction, multiplication and division with a large number of input variables or combination of variables can be performed by an inexpensive DSP for fixed point.例文帳に追加

加減乗除算を多く含み、かつ、入力変数または変数の組み合わせの数が多いような関数式の計算を、安価な固定小数点用ＤＳＰにより実現することができる演算装置、プログラム及び関数値算出方法を提供する。 - 特許庁

After that, a correction part 56 performs correction based on the color of magnetic substance of toner using a coefficient of multiplication and an addition/subtraction constant of a non-transparence table stored in a storage part 58, and an image formation unit 40 forms an image based on the corrected image data.例文帳に追加

その後、補正部５６が、記憶部５８に記憶されている非透明性テーブルの乗算係数、加減算定数を用いて、トナーの磁性体の色に基づいた補正を行い、画像形成ユニット４０が補正した画像データに基づいて画像を形成する。 - 特許庁

A sum component generation part 34 generates a sum component M by addition of spectra of an acoustic signal x1 and an acoustic signal x2 from respective sound collection devices MIC with a reference line DC therebetween, and a difference component generation part 36 generates a difference component S by subtraction of both spectra.例文帳に追加

和成分生成部３４は、基準線ＤCを挟む各収音機器ＭICからの音響信号ｘ1と音響信号ｘ2とのスペクトルの加算で和成分Ｍを生成し、差成分生成部３６は、両者のスペクトルの減算で差成分Ｓを生成する。 - 特許庁

The error signal d2 is multiplied by a disturbance signal d1 at a multiplication circuit 6, then integrated at an integration circuit 7 to generate a voltage signal S1 to control the amplification rates of GCA1a and 1b, and the disturbance signal d1 is superimposed at addition/subtraction circuits 9a and 9b.例文帳に追加

この誤差信号ｄ２を外乱信号ｄ１と乗算回路６で乗算した後に、積分回路７で積分することによって、ＧＣＡ１ａ，１ｂの増幅率を制御するための電圧信号Ｓ１を生成し、外乱信号ｄ１を加減算回路９ａ，９ｂで重畳する。 - 特許庁

Arithmetic processing means 131 and 132 perform the addition or subtraction of point to/from the present point of the consumer within the management means 130a based on the point information for the real shop 121 and point information for the virtual shop 122 received through communication means 140 and 150 in real time.例文帳に追加

演算処理手段１３１，１３２は、通信手段１４０，１５０を介して受信された現実店舗１２１のポイント情報及び仮想店舗１２２のポイント情報に基づいて、管理手段１３０ａ内の該当消費者の現ポイントに対するポイント加算及びポイント減算をリアルタイムに行う。 - 特許庁

The computation apparatus comprises: an acceptance section 13 for accepting an instruction relating to the execution of addition, subtraction, multiplication and division; and a counting means 151 for counting how many times the instruction is accepted when the instruction is accepted, and a numeral as a result of counting by the counting means 151 is displayed on a display section 1 as the number of inputted or computed numerals.例文帳に追加

加減乗除の実行に係る指示を受付ける受付部１３と、前記指示を受付けた場合、その回数を計数する計数手段１５１とを備え、該計数手段１５１による計数結果の数字を入力又は計算された数字の数として表示部１に表示する。 - 特許庁

In a zone where the speed of a motor continues at a constant value and a zone where acceleration and deceleration are continued at a constant rate, the addition and subtraction of data, which are set at a ramp timer register 14 by an adder-subtracter 13, are repeated by only the repeat value 23 by using the ramp datum R2 having the second format, thus generating the ramp cycle.例文帳に追加

モータの速度が同じ値で連続する区間や、同じ割合で加減速を続ける区間においては、第２のフォーマットのランプデータＲ２を用い、加減算器１３でランプタイマレジスタ１４にセットされたデータの加減算をリピート値２３だけ繰り返してランプ周期を生成する。 - 特許庁

Here, Nav represents an average detected pixel number concerning the scanning line where at least one pixel which gives a detected luminous intensity exceeding the threshold value is detected, and αmin, αmax, β, and γ represent a minimum adequate ratio, a maximum adequate ratio, a subtraction pixel number and an addition pixel number set beforehand by parameters respectively.例文帳に追加

ここで、Ｎav は閾値を越えた検出光度を与える画素が少なくとも一つ検出された走査ラインについての平均検出画素数であり、αmin 、αmax 、β、γは、それぞれ予めパラメータで設定された最小適正比率、最大適正比率、減算画素数及び加算画素数である。 - 特許庁