「BLA」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The bit line BL includes a silicon material region BLa in contact with the diffusion layer 11, and a low-resistance region BLb made of a material having a lower electric resistance than that of the silicon material region BLa.例文帳に追加

ビット線ＢＬは、拡散層１１と接するシリコン材料領域ＢＬａと、シリコン材料領域ＢＬｂよりも電気抵抗の低い材料からなる低抵抗領域ＢＬｂとを含む。 - 特許庁

Accordingly, the potential difference when either of the adjacent bit lines (BLA, and BLB or/BLA, /BLB) is a high level and the other turns to a low level is made smaller by the pull up and the generation time of the coupling noise is thereby made shorter.例文帳に追加

したがって、隣接するビット線（ＢＬＡ，ＢＬＢまたは／ＢＬＡ，／ＢＬＢ）の一方がハイレベルで他方がローレベルになったときの電位差がこのプルアップによって小さくなり、これによりカップリングノイズの発生時間が短くなる。 - 特許庁

Two pairs of bit lines (BLa and BLa) and (BLb and BLb) for an A port and a B port are disposed on P wells 2a and 2b respectively with an N well 1 interposed between the P wells 2a and 2b, with the bit lines in each pair separated from each other.例文帳に追加

Ａポート用、Ｂポート用２対のビット線対である（ＢＬａ、／ＢＬａ）と（ＢＬｂ、／ＢＬｂ）とは、それぞれＮウェル１を挟んだ左右のＰウェル２ａおよび２ｂ上にそれぞれビット線対毎に分離されて配置されている。 - 特許庁

In such a case, correct information can be read out because offset voltage generated between bit lines BLa and BLb becomes 0.例文帳に追加

このとき、ビット線ＢＬａとＢＬｂ間に生じるオフセット電圧が０となるので、正しい情報を読出すことができる。 - 特許庁

A first write driver 19a, when activated, applies a voltage corresponding to a first write data to a first bit line BLA.例文帳に追加

第１のライトドライバ１９ａは、活性化されたときに第１のビット線ＢＬＡに第１のライトデータに応じた電圧を印加する。 - 特許庁

One side electrodes of the resistor memory elements 1 of the adjacent two memory cells MC are connected to the bit lines BLA, BLB respectively.例文帳に追加

隣接する２つのメモリセルＭＣの抵抗体記憶素子１の一方電極をそれぞれビット線ＢＬＡ，ＢＬＢに接続する。 - 特許庁

Word lines (WLA, WLB) and bit lines (BLA, BLB) are arranged with arrangement directions replaced so that data array is orthogonally transformed to the access transistors (ATA, ATB).例文帳に追加

アクセストランジスタ（ＡＴＡ，ＡＴＢ）に対しては、データ配列を直交変換するように、ワード線（ＷＬＡ、ＷＬＢ）とビット線（ＢＬＡ、ＢＬＢ）とを配置方向を交換して配置する。 - 特許庁

In this nonvolatile semiconductor memory, memory cells MC including resistor memory elements 1 and transistors 2, 3 are arranged on each intersecting part of a plurality of word line couples WLA, WLB and a plurality of bit line couples BLA, BLB.例文帳に追加

この不揮発性半導体記憶装置では、複数のワード線対ＷＬＡ，ＷＬＢと複数のビット線対ＢＬＡ，ＢＬＢとの各交差部に、抵抗体記憶素子１とトランジスタ２，３を含むメモリセルＭＣを配置する。 - 特許庁

During data reading, the source line potential of the selected row is changed, a differential potential is generated in the pair of a selected bit line (BLa) with which the selected memory cell is connected and a reference bit line (BLb) with which the dummy cell is connected, and the differential potential is detected to read data.例文帳に追加

データ読出時、選択列のソース線電位を変化させ、選択メモリセルが接続する選択ビット線（ＢＬａ）およびダミーセルが接続するリファレンスビット線（ＢＬｂ）の対に差動電位が生じ、この差動電位を検出してデータ読出を行なう。 - 特許庁

The semiconductor memory is composed of a transistor TRA for selection (A) and a memory cell MCAM composed of a first electrode 21, a capacitor layer 22 and a second electrode 23 (B), the first electrode 21 is connected, via the transistor TRA for selection, to a bit line BLA and a thermal diffusion layer 25 is formed on or above the memory cell MCAM or under or below the memory cell.例文帳に追加

半導体メモリは、（Ａ）選択用トランジスタＴＲ_Aと、（Ｂ）第１の電極２１とキャパシタ層２２と第２の電極２３とから成るメモリセルＭＣ_AMから構成され、第１の電極２１は選択用トランジスタＴＲ_Aを介してビット線ＢＬ_Aに接続され、メモリセルＭＣ_AMの上若しくは上方、あるいは又、メモリセルの下若しくは下方には、熱拡散層２５が形成されている。 - 特許庁