| 例文 |
DQMを含む例文一覧と使い方
該当件数 : 10件
A main-signal generating circuit 33 is driven in response to the test signal DQM input through the external connecting pad 32 in a normal mode, and generates a main signal MASIG.例文帳に追加
主信号発生回路33はノーマルモードで外部連結パッド32を通して入力されるテスト信号DQMに応答して駆動され、主信号MASIGを発生する。 - 特許庁
An external connecting pad 32 is connected electrically to an external pin 31 under the state of a package, and receives a test signal DQM applied to the external pin 31 under the state of the package.例文帳に追加
外部連結パッド32はパッケージ状態における外部ピン31と電気的に連結されるパッドであって、パッケージ状態で外部ピン31に印加されるテスト信号DQMを受信する。 - 特許庁
The reference-signal generating circuit 34 provides the reference signal PSE in response to the test signal DQM input through the external connecting pad 32 in a test mode under the state of the package.例文帳に追加
基準信号発生回路34はパッケージ状態におけるテストモードでは外部連結パッド32を通して入力されるテスト信号DQMに応答して基準信号PSEを提供する。 - 特許庁
A data bus mask signal DQM and a data bus mask signal TDQM at the time of a test mode can be selected by a data bus mask signal switching circuit 31.例文帳に追加
通常動作時のデータバスマスク信号ＤＱＭとテストモード時データバスマスク信号ＴＤＱＭとをデータバスマスク信号切り換え回路３１で選択可能とする。 - 特許庁
A SDRAM comprises a clock buffer 21 receiving a clock signal CLK, an input buffer 31 inputting a mask control signal DQM and an input buffer 33 inputting input data DQ to be written in a DRAM core.例文帳に追加
ＳＤＲＡＭは、クロック信号ＣＬＫを受けるクロックバッファ２１と、マスク制御信号ＤＱＭを入力する入力バッファ３１と、ＤＲＡＭコアへ書き込む入力データＤＱを入力する入力バッファ３３とを含む。 - 特許庁
The data input/output terminals 30B comprise a plurality of data input/output terminals DQs, a data input/output strobe signal terminal DQS for controlling its timing, data input/output power-source terminals VCCQ and VSSQ, and a data mask signal terminal DQM, as required.例文帳に追加
このデータ入出力端子群３０Ｂには、複数のデータ入出力端子ＤＱと、そのタイミングを制御するデータ入出力ストローブ信号の端子ＤＱＳと、データ入出力用電源端子VCCQ、VSSQと、必要に応じてデータマスク信号の端子ＤＱＭが含まれる。 - 特許庁
When a start address determination circuit 132 determines that the number of a start column address COLA is odd, the high-speed memory access control device changes the start column address into the front even number in an address control circuit 14, and controls timing of a data mask enable signal DQM so as to access only the specified number of word from the start column address of an odd number.例文帳に追加
また、開始カラムアドレスＣＯＬＡが奇数であることを開始アドレス判定回路１３２で判定すると、アドレス制御回路１４でその開始カラムアドレスを１つ前の偶数に変更し、奇数の開始カラムアドレスから指定されたワード数のみアクセスするようにデータマスクイネーブル信号ＤＱＭのタイミングを制御する。 - 特許庁
When the test signal 38 is input in the DQM switch circuit 27, a mask/disable signal (MASK0 or MASK1) input to any one of two mask/ disable terminal (DQML, DQMU) is output to a write amplifier/sense buffer 15 as the mask/disable signal input from both terminals of DQML and DQMU.例文帳に追加
ＤＱＭ切り替え回路２７において、そのテスト信号３８が入力されると、２つのマスク／ディセーブル端子（ＤＱＭＬ、ＤＱＭＵ）のいずれか１つに入力されるマスク／ディセーブル信号（ＭＡＳＫ０またはＭＡＳＫ１）を、ＤＱＭＬおよびＤＱＭＵの両端子から入力されたマスク／ディセーブル信号としてライトアンプ／センスバッファ１５に出力する。 - 特許庁
Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加
入力バッファ３１の出力信号ＤＱＭ１をクロックバッファ２１からの内部クロック信号ＣＬＫ１にてラッチするＳＦＦ３２を備え、入力バッファ３３は、ＳＦＦ３２からの同期マスク制御信号ＤＱＭＳと、バンクアクティブ認識信号ＢＡＣＴと書き込み状態認識信号ＷＥＮＺを入力し、アクティブ状態において同期マスク制御信号ＤＱＭＳにによって活性化／非活性化する。 - 特許庁
An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加
クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|