「FPGAs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Optical multi-token-ring networking using smart pixels with field programmable gate arrays (FPGAs) 例文帳に追加

フィールド・ブログラマブル・ゲートアレイ（FPGA）を持ったスマート・ピクセルを使う光学マルチトークンリング・ネットワーキング - コンピューター用語辞典

One can design a circuit on a PC and download it to a board holding FPGAs for execution. 例文帳に追加

PC上で回路を設計して、それをFPGAの載った基板にダウンロードして実行させればいい。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

Switches between devices 9a and 9b are arranged between input/output terminals of FPGAs 51a-51c.例文帳に追加

ＦＰＧＡ５１ａ〜５１ｃの入出力端子間にデバイス間スイッチ９ａ，９ｂが配置される。 - 特許庁

One of the CPUs and one of the FPGAs carry out wireless communication, and the other of the CPUs and the other of the FPGAs are used for connection to a different wireless communication system, thereby the communication continuously and rapidly is changed.例文帳に追加

それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行い、高速かつ連続的に通信の切り替えを可能にする。 - 特許庁

The option card 12 is equipped with two or more FPGAs (Field Programmable Gate Arrays) 1-3 and a ROM 12a.例文帳に追加

オプションカード１２は、複数のＦＰＧＡ（フィールドプログラマブルゲートアレイ）１〜３及びＲＯＭ１２ａを備える。 - 特許庁

A method of performing in-system programming of the EEPROMs 208, 210, and 218 for holding the configuration code for a programmable logic device such as FPGAs 204, 206, and 207 is described.例文帳に追加

FPGA(204,206,207)等のプログラマブルロジックデバイス用の構成コードを保持するEEPROM(208,210,218)をインシステムプログラムする方法を説明する。 - 特許庁

In a report in early 1996,* it was estimated that $50000 worth of FPGAs could recover a DES key in, on average, four months. 例文帳に追加

1996年初期の報告では、FPGA 5万ドル分あれば、DES鍵を平均で4ヶ月で回復できると推定されている。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

To provide a logic verification device allowing correct logic operation even if data of transfer cycle delay are present between FPGAs (Field Programmable Gate Arrays) when mounting large-scale logic in the plurality of FPGAs and performing verification at high speed.例文帳に追加

大規模な論理を複数のＦＰＧＡに搭載して、高速に検証をおこなう場合において、ＦＰＧＡ間に転送サイクル遅れのデータが存在しても、正しい論理動作を実現できる論理検証装置を提供する。 - 特許庁

To provide a logic module capable of relieving wiring between a plurality of FPGAs by preparatory wiring and achieving yield improvement.例文帳に追加

複数のＦＰＧＡ間配線を予備配線で救済し歩留り向上を達成できる論理モジュールを提供する。 - 特許庁

The FGAs 33 and 34 are SRAM-type FPGAs, whose internal circuit configurations are changed almost instantaneously.例文帳に追加

また、効果用ＦＰＧＡ３３，３４は、ＳＲＡＭ型のＦＰＧＡであり、殆ど瞬時に内部の回路構成を変更する。 - 特許庁

The logic module is provided, on a substrate, with FPGAs 101 and 102, a socket connector 105 and a header connector 106 for external connection, and a connection switching circuit 103 connected with the FPGAs 101, 102 and the connectors 105, 106 through wiring.例文帳に追加

本論理モジュールは、ＦＰＧＡ１０１，１０２と、外部と接続するためのソケットコネクタ１０５およびヘッダコネクタ１０６と、ＦＰＧＡ１０１，１０２およびコネクタ１０５，１０６に配線で接続された接続切替回路１０３とを基板に備える。 - 特許庁

The advent of rapidly reconfigurable field-programmable gate arrays (FPGAs) and the idea of evolvable hardware (EHW) opens the possibility of embodying each individual of the evolving population into hardware for the purpose of accelerating the time-consuming fitness evaluation task. 例文帳に追加

迅速に再構成でき,現場でプログラミングできるゲートアレイ(FPGAs),および進化するハードウェア(EHW)の概念の出現が,時間を要する使用性評価のタスクを速める目的で,進化している集団のそれぞれの固体をハードウェアに具体化する可能性を開いた． - コンピューター用語辞典

An incorrect bus detection circuit 14 detects whether the connection of connected pins of the FPGAs 100, 200 is wrong based on the pin-to-pin connection information of FPGAs 100, 200 stored in a connection data holding ROM 11 and the pin setting information of the FPGAs 100, 200 acquired by an IO register serial read circuit 12 and an IO register referring memory 13.例文帳に追加

接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 - 特許庁

The logic module 100 includes FPGAs 101 and 102, connectors 105(107) and 106(108), and a connection switching circuit 103(104).例文帳に追加

論理モジュール１００は、ＦＰＧＡ１０１、１０２とコネクタ１０５（１０７）、１０６（１０８）と、接続切替回路１０３（１０４）とを備える。 - 特許庁

The method of seamlessly switching communication between the wireless communication systems by using a software wireless apparatus including a plurality of CPUs and FPGAs is provided.例文帳に追加

複数のＣＰＵ、ＦＰＧＡを備えたソフトウェア無線機を用いた異なる無線通信システム間の通信切り替え方法を提供する。 - 特許庁

Thereafter, the switches between devices 9a and 9b are disconnected under the condition that the FPGAs 51a-51c output an internal signal, the data stored in memory 2a is supplied to the FPGAs 51a-51c as vector data, and a second emulation is conducted to store an output signal in a memory 2b.例文帳に追加

この後、ＦＰＧＡ５１ａ〜５１ｃが内部信号を出力する状態でデバイス間スイッチ９ａ，９ｂを切断し、メモリ２ａに格納されたデータをベクタデータとしてＦＰＧＡ５１ａ〜５１ｃに供給して２回目のエミュレーションを行い、出力信号をメモリ２ｂに格納する。 - 特許庁

This function device is provided with a plurality of function parts (FPGAs 40 and 41) and maintains functions by changing over a function part having caused a fault to a function part in waiting.例文帳に追加

複数の機能部（ＦＰＧＡ４０、４１）を備え、障害が発生した機能部から待機中の機能部に切り替えることにより、機能を維持させる。 - 特許庁

One of the most tantalizing possible uses for FPGAs as compute resources is as coprocessors tightly coupled to the main processor of a computer. 例文帳に追加

FPGA(書き換え可能ゲートアレイ)を計算資源として使う上で, 最もじれったい可能な利用の一つは, コンピュータの主プロセッサに密に結合したコプロセッサとしてである. - コンピューター用語辞典

By realizing high-speed wiring path switching by using an FET switch 903, and performing its on/off control with a programmable switch (FPGA or the like), the control of the FET switch 903 is determined by adjusting it to a target logic to be programmed in FPGAs 901, when logic partitioning and wiring processing among FPGAs are performed.例文帳に追加

ＦＥＴスイッチ９０３を使用し、高速な配線経路切り替えを実現するとともに、そのオン／オフ制御をプログラマブルスイッチ（ＦＰＧＡ等）９０２で行うことで、論理分割、ＦＰＧＡ間配線処理時に、ＦＰＧＡ９０１にプログラムされるターゲット論理に合わせてＦＥＴスイッチ９０３の制御を決定する。 - 特許庁

Once a played musical sound signal and a singing voice signal are input, the FPGAs 33 and 34 impart effects of a filter system, and a reverberation system, to these signals.例文帳に追加

効果用ＦＰＧＡ３３，３４は、演奏楽音信号及び歌唱音声信号が入力されると、これらの信号に対してフィルタ系、残響系の効果を付与する。 - 特許庁

While one CPU performs radio communication by the FPGAs, the other makes a connection with a different radio communication system so as to be able to receive a digital broadcast.例文帳に追加

それぞれ一方のＣＰＵ、ＦＰＧＡにより無線通信を行う一方で、他方で異なる無線通信システムとの接続を行うと共に、ディジタル放送の受信を可能とする。 - 特許庁

In this emulation device, a wiring board 1 mounting plural FPGAs 2a distributively loading RTL for realizing a function of the system LSI is provided with dedicated wiring 5 based on wire connection information in initial logic; wrapping posts 7 allowing connection of redundant terminals that are not targets of wire connection among terminals of the FPGAs 2a in the initial logic; a redundant FPGA 2b, and redundant wiring 6.例文帳に追加

システムＬＳＩの機能を実現するためのＲＴＬが分散して搭載された複数のＦＰＧＡ２ａを搭載する配線基板１に、初期論理の結線情報に基づく専用配線５と、ＦＰＧＡ２ａの端子のうち、初期論理では結線の対象とならない冗長端子を接続可能なラッピングポスト７、冗長なＦＰＧＡ２ｂおよび冗長配線６を設けておく。 - 特許庁

The period length measuring device comprising the pseudo random number generation part 22 and a period length measurement part of the state transition analysis part 23 with FPGAs (field programmable gate arrays), can measure the period length at high speed.例文帳に追加

さらに、周期長計測装置として、疑似乱数発生部２２及び状態遷移解析部２３の周期長計測部をＦＰＧＡで構成することにより周期長を高速に計測できる。 - 特許庁

In this condition, testing and inspection are performed in real time by setting a circuit, which is so integrated as to make the packet transmitting pattern and the packet receiving function (for confirming the filtering) be a pair, to each of the FPGAs of both the transmitting and receiving sides.例文帳に追加

この状況で、パケット送出パターンとパケット受信機能（フィルタリングの確認用）を一対になるように統合した回路を送受信双方のＦＰＧＡにセットして、リアルタイムでの試験検査を行なう。 - 特許庁

To provide a connection checking method capable of easily checking the connection among a plurality of FPGAs connected mutually via a slot on a backboard, and to provide a programmable device and a circuit structure file generation program therefor.例文帳に追加

バックボード上のスロットを介して互いに接続される複数のＦＰＧＡ間の結線を容易にチェックすることができる結線チェック方法、プログラマブルデバイスおよび回路構造ファイル生成プログラムを提供すること。 - 特許庁

For attackers who lack the resources to design a chip and build such a machine, there are programmable forms of hardware such as FPGAs and CPLDs which can search the DES key space much faster than is possible using software on PCs and workstations. 例文帳に追加

チップを設計してこうしたマシンをつくるだけのリソースがない攻撃者の場合にも、FPGAやCPLDなどのプログラム可能なハードウェアを使えば、PCやワークステーション上のソフトでやるよりもDES鍵空間をずっと高速に探索できる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The FPGAs 33 and 34 for effect each includes an analog macro of an A/D converter on the input side and an analog macro of a D/A converter on the output side, and a user-designable internal circuit is constituted into a filter and a digital delay, according to circuit configuration information.例文帳に追加

この効果用ＦＰＧＡ３３，３４は、入力側にＡ／Ｄコンバータ、出力側にＤ／Ａコンバータのアナログマクロを備え、ユーザデザイン可能な内部回路は、回路構成情報によりフィルタ及びディジタルディレイに構成される。 - 特許庁

When configuration end signals S3, S5, S7, S9, S11 outputted from a plurality of FPGAs 11a-11c, 13b, 13c all reach an 'H' level, an AND circuit 21 outputs a configuration end signal S20 at a level 'H'.例文帳に追加

ＡＮＤ回路２１は、複数のＦＰＧＡ１１ａ〜１１ｃ，１３ｂ，１３ｃから出力されるコンフィグレーション完了信号Ｓ３，Ｓ５，Ｓ７，Ｓ９，Ｓ１１が全て“Ｈ”となったときに、レベルが“Ｈ”となるコンフィグレーション完了信号Ｓ２０を出力する。 - 特許庁

A device controller board 21 mounts a plurality of small-scale FPGAs 2111, 2112, 2113, each being functionally divided into a PCI bus control, a main memory control and a local bus control, respectively, so that logic data stored in configuration ROMs 2114, 2115, 2116 are loaded in the FPGA, when a power switch is set on.例文帳に追加

装置コントローラ基板２１に、複数の小規模のＦＰＧＡ2111、2112、2113を搭載し、各ＦＰＧＡをＰＣＩバス制御、主記憶制御、ローカルバス制御にそれぞれ機能分割し、コンフィグレーションＲＯＭ2114、2115、2116に格納されている論理データを、電源投入時にＦＰＧＡ内にローディングする。 - 特許庁

In setting the configuration data in a plurality of FPGAs, the configuration data stored in the FROM1 are read respectively for recognizing a maker type of the configuration data from the maker type information included in the configuration header part, and then, the read configuration data are transferred to an interface matching the recognized maker type to be outputted.例文帳に追加

複数のＦＰＧＡにコンフィグレーションデータを設定する際には、ＦＲＯＭ１に格納されているコンフィグレーションデータをそれぞれ読み出して、コンフィグレーションヘッダ部に含まれるメーカ種別情報から当該コンフィグレーションデータのメーカ種別を識別し、読み出した該コンフィグレーションデータを識別したメーカ種別に応じたインタフェースにのせかえて出力する。 - 特許庁