「Interconnection Pad」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The interconnection includes a raised BGA solder ball pad formed on the substantially same plane as the outer conductive layer 13b.例文帳に追加

外部導電層13bとほぼ同じ平面にある突出ＢＧＡハンダ・ボール・パッドを含む。 - 特許庁

Monitoring of the voltage of the shared power supply interconnection 17 or application of the voltage to the shared power supply interconnection 17 is performed from the external pad 14.例文帳に追加

外部パッド１４から、共通電源配線１７の電圧のモニタや共通電源配線１７への電圧の印加が行われる。 - 特許庁

This can reduce a stress related to the fragile joint surface at the time of interconnection with the outside interconnection at the electrode pad part 78.例文帳に追加

これにより、電極パッド部７８における外部配線との配線時に、脆弱な接合面に係る応力を低減することができる。 - 特許庁

A common n-side electrode pad 106b is connected to an individual p-side electrode pad 107 via a connecting interconnection 130.例文帳に追加

共通ｎ側電極パッド１０６ｂは、接続用配線１３０を介して、個別ｐ側電極パッド１０７に接続されている。 - 特許庁

The interconnection layer 16 is covered with a passivation film 18 excepting the exposure of an electrode pad 17.例文帳に追加

配線層１６は電極パッド１７の露出部を除いてパッシベーション膜１８で覆われている。 - 特許庁

The width of the narrow interconnection pad is less than a base diameter of bumps on the die to be attached.例文帳に追加

狭い配線パッドの幅は、取り付けられるダイ上の隆起のベース直径未満である。 - 特許庁

A third interconnection layer 234 is formed and connected electrically with a source pad 236 and a source bump 240.例文帳に追加

第３の相互接続層２３４が形成され、ソースパッド２３６、ソースバンプ２４０が電気的に接続される。 - 特許庁

An interconnection unit for external connection is constituted by a pad 2, a connection conductor 3, and a bump electrode 4.例文帳に追加

外部接続用配線体は、パッド２と、接続配線３と、バンプ電極４とで構成されている。 - 特許庁

On the interconnection layer 16 in the pad region 11, the electrode pad 17 is provided as connected electrically with the Cu interconnection 15 in the element region 12 by a lead-out wire 20 insulated with the passivation film 18.例文帳に追加

パッド領域１１内の配線層１６上には、パッシベーション膜１８で絶縁された引き出し配線２０で素子領域１２内のＣｕ配線１５と電気的に接続された電極パッド１７が設けられている。 - 特許庁

When the edge connectors 31 and 32 are used as interconnection parts for power and interconnection parts for ground, a signal I/O pad and a signal runner are insulated effectively.例文帳に追加

このエッジコネクタ３１、３２が電力用相互接続部および接地用相互接続部として使用される場合に、信号Ｉ／Ｏパッドと信号ランナは、効果的に絶縁される。 - 特許庁

This last metal layer provides a part for a solder bump pad to be used for flip chip interconnection.例文帳に追加

この最後のメタル層はフリップチップ相互接続において使用される半田バンプパッド用の箇所を提供する。 - 特許庁

ALUMINIUM PAD POWER BUS FOR INTEGRATED CIRCUIT DEVICE USING COPPER TECHNOLOGY INTERCONNECTION STRUCTURE, AND SIGNAL ROUTING TECHNOLOGY例文帳に追加

銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術 - 特許庁

In the case of a multilayer interconnection structure, the electrode layer 16 is used as an uppermost pad electrode layer, which is connected to pad electrode layers under the insulating film 14 via the grooves 14a-14d.例文帳に追加

多層配線構造の場合、電極層１６を最上層のパッド電極層とし、溝１４ａ〜１４ｄを介して絶縁膜１４の下のパッド電極層と接続する。 - 特許庁

The lower layer, namely the first interconnection layer 14, functions as a layer for heat radiation and is formed so that the area becomes larger than that of a die pad section 18A composed of the upper layer, namely the second interconnection layer 18.例文帳に追加

更に、下層の第１配線層１４は放熱用の層として機能して、上層の第２配線層１８から成るダイパッド部１８Ａよりも面積が大きく形成されている。 - 特許庁

A moisture absorption prevention wall 19 separating the pad region 11 and the element region 12 is provided in the interconnection layer 16.例文帳に追加

配線層１６内にはパッド領域１１と素子領域１２とに分断する吸湿防止壁１９が設けられている。 - 特許庁

To provide a semiconductor device of such a structure as cracking can be prevented at the pad portion and the underlying interconnection, and destruction of a semiconductor element can be prevented.例文帳に追加

パッド部や下層配線等のクラック、半導体素子の破壊を防止できる構造の半導体装置を提供する。 - 特許庁

An aluminum bonding pad is formed on the barrier layer for the wire bonding interconnection wiring, and a copper bonding pad is formed on the barrier layer for the solder bump interconnecting wiring.例文帳に追加

アルミニウムボンディングパッドは、ワイヤボンディング相互接続配線のための障壁層上に形成され、銅ボンディングパッドは、ハンダバンプ相互接続配線のための障壁層上に形成される。 - 特許庁

In the wiring pattern for matching, the pad 36 to which a chip component 8 is attached in a part is formed in the interconnection 35 on a wiring board 34, a deficient part 50 is formed in the pad 36, the area of the chip component 8 and that of the pad 36 are reduced, and the capacitance portion generated in the pad 36 is reduced.例文帳に追加

本発明は配線基板３４の配線３６に一部にチップ部品８を取付けるパッド３６を形成し、前記パッド３６に欠損部５０を設け、チップ部品８とパッド３６の面積を減少し、前記パッド３６に生じる容量成分を減少するマッチング用配線パターンである。 - 特許庁

An improved LGA interconnection structure using small metal bumps on an electrically contact pad 20 of a substrate is provided.例文帳に追加

基板の電気的コンタクト・パッド２０上に小型金属バンプ２１を用いる、改良したランド・グリッド・アレイ相互接続構造を提供する。 - 特許庁

Preferably, interconnection of the circuits between the blades is made possible, by forming the discs out of an insulating base material with a conductive pad thereon.例文帳に追加

好ましくは、上に導電性パッドを有する絶縁基板材料でディスクを形成して、ブレード間の回路の相互接続を可能にする。 - 特許庁

A printed board 1 includes an insulation layer, with an interconnection 3a with one end serving as an electrode pad 4a formed on the top face of the insulation layer.例文帳に追加

プリント基板１は、絶縁層を有し、その上面に、一端部が電極パッド４ａとなる配線３ａが形成されている。 - 特許庁

To perform reflow soldering with high reliability by touching a bump surely to the pad electrode of a substrate in a flip-chip interconnection method by no-flow underfill.例文帳に追加

ノーフローアンダーフィルによるフリップチップ実装方法において、基板のパッド電極にバンプを確実に接触させ、信頼性高くリフローはんだ付けできるようにする。 - 特許庁

To provide a method for manufacturing an improved interconnection circuit that has high integration density, and consists of a conductive electrical path, a pad, and a micro-via.例文帳に追加

高集積密度を有し、導電性電路（導電路）、パッドおよびマイクロビア（microvia）より成る改善した相互接続回路を製造する方法を提供する。 - 特許庁

Next, based on the alignment an electrical signal is alternatively made routine to at least one interconnection pad out of a plurality of interconnection pads, and thereby, a communication between the first semiconductor die and the second semiconductor die is smoothed.例文帳に追加

次に、電気信号は、アライメントに基づいて、複数の相互接続パッドの少なくとも１つの相互接続パッドに選択的にルーティングされ、それにより、第１の半導体ダイと第２の半導体ダイとの間の通信を円滑にする。 - 特許庁

The semiconductor chip assembly has an integrated circuit (IC) including at least one contact pad (320) on a surface (301a) of a semiconductor chip (301), wherein the contact pad has metallization suitable for wire bonding and an interconnection bonded to the contact pad.例文帳に追加

（５）半導体チップ（３０１）の表面（３０１ａ）上に少なくとも一つのコンタクトパッド（３２０）を含む集積回路（ＩＣ）を有する半導体チップのアッセンブリであって、前記コンタクトパッドは、ワイヤボンディングに適したメタライゼーション及び前記コンタクトパッドにボンディングされた相互接続を有する。 - 特許庁

The pendulum body 50 includes a spindle portion 53; a claw portion 52, which can cover the portion (suction pad acting portion 2a) where the suction pad 13 attaches to the frame 2; an interconnection portion 54 which interconnects the spindle portion 53 and the craw portion 52; and a shaft portion 55.例文帳に追加

振り子体５０は、錘部５３と、吸着パッド１３がフレーム２に吸着する部分（吸着パッド作用部２ａ）を被覆可能な爪部５２と、錘部５３と爪部５２とを連結する連結部５４と、軸部５５とを備える。 - 特許庁

A pad electrode layer 16 is formed on the insulating film 14, so as to cover the grooves 14a-14d and have an uneven surface by utilizing interconnection forming process.例文帳に追加

配線形成工程を流用して絶縁膜１４の上に溝１４ａ〜１４ｄを覆って上面が凹凸状をなすようにパッド電極層１６を形成する。 - 特許庁

To provide a connection structure, etc., for quickly connecting a connector with ease and without misalignment to the outer peripheral pad of a multilayer interconnection board of a wafer collective contact board.例文帳に追加

ウエハ一括コンタクトボードにおける多層配線基板の外周パッドにコネクタを容易にしかも位置ずれなく迅速に接続するための接続構造等を提供する。 - 特許庁

A through-opening part 77 reaching an interconnection formed from the upper layer of the semiconductor wafer 31 side to the lowermost layer semiconductor wafer 45 is formed, and exposing the interconnection formed on the lowermost layer semiconductor wafer 45 forms an electrode pad part 78.例文帳に追加

また、上層の半導体ウェハ３１側から最下層の半導体ウェハ４５に形成された配線に達する貫通開口部７７を形成し、最下層の半導体ウェハ４５に形成された配線を露出させることにより電極パッド部７８を形成する。 - 特許庁

To suppress increase in k value of a low permeability insulating film or oxidation of interconnection in an element region, by preventing the low permeability insulating film from being damaged in a pad region, or preventing a moisture absorption state based on the damage from being transmitted to the low permeability insulating film or the interconnection in the element region.例文帳に追加

パッド領域で生じた低誘電率絶縁膜のダメージやそれに基づく吸湿状態が素子領域の低誘電率絶縁膜や配線に伝わることを防ぐことによって、素子領域における低誘電率絶縁膜のｋ値の上昇や配線の酸化を抑制する。 - 特許庁

Then, on the rear surface of the semiconductor substrate 10 including the opening 10w, an interconnection layer 18 is so formed as to be in contact with a pad electrode 12 exposed on the bottom of the opening 10w.例文帳に追加

次に、開口部１０ｗを含む半導体基板１０の裏面上に、開口部１０ｗの底部で露出するパッド電極１２と接続された配線層１８を形成する。 - 特許庁

The outermost metallization layer comprises at least one bonding pad which contains aluminum and is electrically connected to the interconnect layer, and at least one interconnection runner.例文帳に追加

最外側メタライゼーション層は、アルミニウムを含み、それぞれが相互接続層に電気的に接続されている少なくとも１つのボンディング・パッドと、少なくとも１つの相互接続ランナを含む。 - 特許庁

Thus, the multi-layer interconnection structure 50 forms all internal wirings in the sub-module 20 and also forms the bonding pad 76 for bonding all outer blocks.例文帳に追加

第２の階層組立レベルにおいては、第２の相互接続構造物がサブモジュールの上面に結合され、それによってサブモジュール接続パッドの特定のもの同士が相互接続される。 - 特許庁

To provide a wiring board excellent in long-time connection reliability and electric characteristics which can surely strengthen the connection over time with an external electric circuit board via a connection pad by using a conduction pad, and can secure good electric characteristics such as a transmission characteristic of electric signals transmitted through an interconnection conductor since the resistance of the interconnection conductor is low.例文帳に追加

接続パッドを介した配線基板と外部電気回路基板との接続を、導電パッドにより長期にわたって確実に補強することが可能であり、かつ配線導体が低抵抗で配線導体を伝送する電気信号の伝送特性等の電気的特性を良好に確保することが可能な、接続の長期信頼性および電気的特性に優れた配線基板を提供すること。 - 特許庁

Interconnection lines from an integrated circuit are formed on a semiconductor wafer 10, a rewiring layer 22 from a part of the wiring, i.e. a pad 18, is formed on the semiconductor wafer 10 and an external terminal 38 is formed on the rewiring layer 22.例文帳に追加

集積回路から配線が形成されてなる半導体ウエハ１０に、配線の一部であるパッド１８から再配線層２２を形成し、再配線層２２に外部端子３８を形成する。 - 特許庁

Thus made up configuration makes an interconnection line length leading from the bonding pad 54 for ϕ_I to that 55 for ϕ_A equal to all light emitting element, so that equalization of emitted light intensity can be realized.例文帳に追加

このような構造とすることで、φ_Ｉ 用ボンディングパッド５４からφ_Ａ 用ボンディングパッド５５へ至る配線長が全ての発光素子について同一になり発光光量の均一化が実現できる。 - 特許庁

To provide a semiconductor device capable of readily forming a structure, such that a bump having a thickness that will not give stress to a semiconductor element and an interconnection below an electrode pad through plating.例文帳に追加

この発明は、電極パッドの下方に有する半導体素子や配線へストレスを与えない厚みのバンプをメッキにより容易に形成することができる構造の半導体装置を提供する。 - 特許庁

The semiconductor device includes: a device substrate which has a top surface side and a reverse surface side; an interconnection structure which is arranged on the top surface side of the device substrate, and has n metal layers; and a bonding pad which is drawn through the interconnection structure, and comes into direct contact with an (n)th metal layer among the n metal layers.例文帳に追加

表面側及び裏面側を有するデバイス基板、前記デバイス基板の前記表面側に配置され、n層数の金属層を有する相互接続構造、及び前記相互接続構造を通過して延伸し、前記n層数の金属層の前記第n番目の金属層に直接接触するボンディングパッドを含む半導体デバイス。 - 特許庁

Interconnection lines from an integrated circuit 12 are formed on a semiconductor wafer 10, a rewiring layer 22 from a part of the interconnect line, i.e. a pad 18 is formed on the semiconductor wafer 10, and an external terminal 28 is formed on the rewiring layer 22.例文帳に追加

集積回路１２から配線が形成されてなる半導体ウエハ１０上に、配線の一部であるパッド１８から再配線層２２を形成し、再配線層２２に外部端子２８を形成する。 - 特許庁

The LSI chip is bonded on a die pad of the lead frame having the outer lead exposed as the rear surface side electrode at least on the rear surface side, and interconnection is carried out between the LSI chip and an inner lead of a lead frame.例文帳に追加

少なくとも裏面側にアウターリード部を裏面側電極として露出させたリードフレームのダイパッド上にＬＳＩチップを接着して、該ＬＳＩチップとリードフレームのインナーリード部の間で配線を行う。 - 特許庁

To perform reflow soldering with high reliability when resin highly filled with filler is applied previously to a substrate in a flip-chip interconnection method by no-flow underfill by touching a bump surely to a pad electrode while preventing insertion of filler between the bump of a semiconductor and the pad electrode of the substrate.例文帳に追加

ノーフローアンダーフィルによるフリップチップ実装方法において、フィラーが高充填されている樹脂を基板へ先塗りする場合に、半導体のバンプと基板のパッド電極との間にフィラーが挟みこまれることがなく、バンプを確実にパッド電極に接触させ、信頼性高くリフローはんだ付けできるようにする。 - 特許庁

The regulator 110 is located at a place where the internal supply voltage level is remarkably dropped by a voltage drop of an internal power supply interconnection 21a, to make up for deficiencies in internal supply voltage which is not just enough only from the internal power supply pad 10.例文帳に追加

レギュレータ１１０を、内部電源配線２１ａの電圧降下によるレベル低下が著しい箇所に配置し、内部電源パッド１０からの内部電源電圧の供給だけでは足りない部分を補うようにする。 - 特許庁

This forms the through-opening part 77 so as to penetrate through a fragile joint surface between the semiconductor wafers 31, 45, and the electrode pad part 78 is formed at the interconnection of the layer semiconductor wafer 45 lower than the fragile joint surface.例文帳に追加

これにより、貫通開口部７７は、半導体ウェハ３１，４５の脆弱な接合面を貫通して形成され、電極パッド部７８は、脆弱な接合面よりも下層の半導体ウェハ４５の配線において形成される。 - 特許庁

To provide a method for quickly forming interconnection between a conductive path, a pad, and a micro via on the surface of an insulating body for manufacturing an integrated circuit, a printed circuit, and a highly integrated multilayer module.例文帳に追加

集積回路、プリント回路および高集積密度を有する多層モジュールを製造する目的のため、絶縁体の表面上に導電路、パッドおよびマイクロビア当の相互接続を迅速に形成することを可能にする方法を提供する。 - 特許庁

In a multilayer interconnection board 10 constituting a part of a wafer collective contact board, an outer peripheral pad 51 formed in the peripheral region of the board is made into a block for standardization, while a guide part (guide hole 53) for guiding and alignment when a connector is connected to the block outer peripheral pad 51, is provided adjacent to it.例文帳に追加

ウエハ一括コンタクトボードの一部を構成する多層配線基板１０において、基板の周辺領域に形成される外周パッド５１をブロック化するとともに標準化し、かつ、前記ブロック化された外周パッドに隣接して、前記ブロック化された外周パッドにコネクタを接続する際に案内及び位置合わせの役割を果たすガイド部（ガイド穴５３）を設けた構造とする。 - 特許庁