「source region」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The channel region 5 comprises an n-type first channel region 5a on the side of the source region 3, a third channel region 5c on the side of the drain region 4, and a second channel region 5b between the first and third channel regions 5a and 5c.例文帳に追加

チャネル領域５は、ソース領域３側のｎ型の第１チャネル領域５ａと、ドレイン領域４側の第３チャネル領域５ｃと、第１及び第３チャネル領域５ａ，５ｃ間の第２チャネル領域５ｂとを有する。 - 特許庁

The MOS field-effect transistor includes a device isolating region disposed on a predetermined portion of the semiconductor substrate to define an active region, a source region and a drain region spaced apart from each other about a channel region within the active region, a gate electrode formed on the active region between the source region and the drain region, and a gate insulating layer formed between the active region and the gate electrode.例文帳に追加

半導体基板の所定領域に配置されて活性領域を限定する素子分離領域を含み、活性領域内でチャンネル領域を介在してソース領域及びドレイン領域が互いに離隔されて形成されており、ソース領域とドレイン領域間の活性領域上にゲート電極が形成されており、活性領域とゲート電極との間にゲート絶縁膜が形成されているトランジスタ。 - 特許庁

Each of the memory cells 20 contains a pillar 40 which is composed of a lower source/drain region 42 for a cell access transistor electrically connected to the connecting line 23, an upper source/drain region 44 for the cell access transistor, and at least one channel region 46 extending in the vertical direction between the lower source/drain region 42 and the upper source/drain region 44.例文帳に追加

各メモリセル２０は、接続線２３に電気的に接続された、セルアクセストランジスタのための下部ソース／ドレイン領域４２と、セルアクセストランジスタのための上部ソース／ドレイン領域４４と、下部ソース／ドレイン領域４２および上部ソース／ドレイン領域４４の間に垂直方向に延在する少なくとも１つのチャネル領域４６と、からなるピラー４０を含む。 - 特許庁

An internal reference potential Vref from the first power source circuit disposed in the first region is transmitted to an internal power source potential generation circuit 140F in the second power source circuit disposed in the third region, through the second region.例文帳に追加

第１領域に配置した第１電源回路からの内部基準電位Ｖｒｅｆを、第２領域を経由して、第３領域に配置した第２電源回路内の内部電源電位生成回路１４０Ｆに伝送する。 - 特許庁

Thus, since the sidewall can be utilized as the source region, the contact area as the source electrode is increased.例文帳に追加

これによりサイドウォール部もソース領域として活用できるので、ソース電極とのコンタクト面積が増大する。 - 特許庁

To provide a semiconductor device in which an area of contact between a source region and source wiring can be enlarged.例文帳に追加

ソース領域とソース配線との接触面積の増大を図ることができる、半導体装置を提供すること。 - 特許庁

A source electrode 6 is so formed as to contact it with both the source regions 12 and the channel region 11.例文帳に追加

ソース電極６は、ソース領域１２およびチャネル領域１１の双方に接触するように形成される。 - 特許庁

The memory includes a first region 114 that is coupled to the first source to provide a source node.例文帳に追加

上記メモリは、ソースノードを設けるために、上記第１ソースに結合されている第１領域１１４を含む。 - 特許庁

By moving the deep incidence region B to the direction of the light source 1, the shoal of fishes F is guided to the direction of the light source 1.例文帳に追加

深入射域Ｂを光源１方向へ移動させて魚群Ｆを光源１方向へ誘導する。 - 特許庁

A source/drain electrode is positioned on the region exposed in the source/drain contact hole of the semiconductor layer.例文帳に追加

前記半導体層の前記ソース/ドレインコンタクトホール内に露出した領域上にソース/ドレイン電極が位置する。 - 特許庁

Also, the drive power source supply lines are the identical layers with a source/drain electrode in the display region.例文帳に追加

また、駆動電源供給ラインは、ディスプレイ領域のソース／ドレイン電極と同一層であることを特徴とする。 - 特許庁

A base region 13 is formed in a surface region of a drift region 11, a source region 14 is formed in a surface region of the base region 13, and an oxide film 20, a gate electrode 30 and an interlayer insulating film 40 are formed on the drift region 11.例文帳に追加

ドリフト領域１１の表面領域にはベース領域１３が形成され、ベース領域１３の表面領域にはソース電極１４が形成され、ドリフト領域１１上には、酸化膜２０、ゲート電極３０、及び、層間絶縁膜４０が形成されている。 - 特許庁

A growth source region 2, a target region 3 provided away from it, an amorphous silicon path 4, which made of one bent part 4a, connects the growth source region 2 to the target region 3, and a peripheral amorphous silicon region 5 which encloses the growth source region 2, amorphous silicon path 4, and target region 3, are formed by patterning an amorphous silicon film.例文帳に追加

成長源領域２と、成長源領域２に対して隔離されたターゲット領域３と、成長源領域２とターゲット領域３とを繋ぎ、１つの屈曲部４ａを有する非晶質珪素経路４と、成長源領域２、非晶質珪素経路４およびターゲット領域３取り囲む周囲非晶質珪素領域５とを、非晶質珪素膜をパターニングして形成する。 - 特許庁

Related to the method for manufacturing a semiconductor storage device having a self-align source structure, a process in which an almost linear element separation region, passing through the source region and the gate region, is formed on a silicon substrate, comprises a process in which the width of element separation region of the source region is formed narrower than that of the gate region.例文帳に追加

セルフアラインソース構造を有する半導体記憶装置の製造方法において、シリコン基板上にソース領域とゲート領域とを通る略直線状の素子分離領域を形成する分離領域形成工程が、ソース領域の素子分離領域の幅を、ゲート領域の素子分離領域の幅より狭く形成する工程を含む。 - 特許庁

Second silicon layers 5 under bird's beaks in the LOCOS oxide film 7 which are brought into contact with a source region 9 and a drain region 11 except for the first silicon layers 21 under bird's beaks have the same conduction types as the source region 9 and the drain region 11 and have thinner impurity concentrations compared to those of the source region 9 and the drain region 11.例文帳に追加

ＬＯＣＯＳ酸化膜７のバーズビーク下のシリコン層であってソース領域９及びドレイン領域１１と接し、かつ第１バーズビーク下シリコン層２１を除く位置の第２バーズビーク下シリコン層５はソース領域９及びドレイン領域１１と同じ導電型でソース領域９及びドレイン領域１１よりも薄い不純物濃度で形成されている。 - 特許庁

Since the insulating region 22 reduces a connecting area between base/emitter of a parasitic NPN transistor constituted of the source region 23, the body region 21 and a drift region 25, the amount of electron, poured from the source region 23 after the parasitic NPN transistor turns ON, is reduced.例文帳に追加

絶縁領域２２は、ソース領域２３とボディ領域２１とドリフト領域２５で構成される寄生のnpnトランジスタのベース・エミッタ間の接合面積を小さくするので、寄生のnpnトランジスタがオンした後にソース領域２３から注入される電子量を低減する。 - 特許庁

An n-type source region 15 and a drain region 16 are formed separate from one another in a surface layer of the channel layer 12, and a p-type gate region 17 is positioned between the source region 15 and the drain region 16 in the surface layer of the channel layer 12.例文帳に追加

ｎ型のソース領域１５およびドレイン領域１６は、チャネル層１２の表面層において互いに間隔を隔てて形成され、ｐ型のゲート領域１７は、チャネル層１２の表面層においてソース領域１５およびドレイン領域１６の間に位置する。 - 特許庁

Then, the base region 48 of the Tr 38 is formed simultaneously with a p-type well 40, an emitter region 49 is formed simultaneously with n-type source and drain region 42, and a high concentration p-type base region 50 is formed simultaneously with the p-type source and drain region 43.例文帳に追加

このとき、Ｔｒ３５のベース領域４８はｐ型ウェル４０と同時に形成し、エミッタ領域４９はｎ型ソース・ドレイン領域４２と同時に形成し、高濃度ｐ型ベース領域５０はｐ型ソース・ドレイン領域４３と同時に形成する。 - 特許庁

A channel region 21C between a source region 21S and a drain region 21D in the semiconductor layer 21 has at least two conduction regions C1, C2 of different average grain diameters connecting the source region 21S and the drain region 21D.例文帳に追加

半導体層２１におけるソース領域２１Ｓとドレイン領域２１Ｄとの間のチャネル領域２１Ｃは、ソース領域２１Ｓとドレイン領域２１Ｄとを繋ぐ平均粒径の異なる少なくとも２つの伝導領域Ｃ１、Ｃ２を備えたことを特徴とする。 - 特許庁

A p-type first base region 2a and a p-type second base region 2b are formed on an upper surface of an n-type source region 4, a source electrode 5 is provided on a lower surface of the n-type source region 4, and a drain electrode 9 is formed on an upper surface of the p-type second base region 2b via an insulating film.例文帳に追加

ｎ型ソース領域４の上面にｐ型第１ベース領域２ａおよびｐ型第２ベース領域２ｂが形成され、該ｎ型ソース領域４の下面にソース電極５が設けられ、ｐ型第２ベース領域２ｂの上面に絶縁膜を介してドレイン電極９が形成されている。 - 特許庁

Each MISFET Tr1 has a source region 26 formed on a semiconductor layer 24, a drain region 28 formed on the semiconductor layer 24 apart from this source region 26, and a gate electrode 34 formed on the semiconductor layer 24 between the source region 26 and the drain region 28.例文帳に追加

ＭＩＳＦＥＴ Ｔｒ１は、半導体層２４に形成されたソース領域２６と、このソース領域２６と離れて半導体層２４に形成されたドレイン領域２８と、ソース領域２６とドレイン領域２８との間における半導体層２４上に形成されたゲート電極３４とを有している。 - 特許庁

Each MISFET Tr2 has a source region 46 formed on the semiconductor layer 24, a drain region 48 formed on the semiconductor layer 24 apart from this source region 46, and a gate electrode 54 formed on the semiconductor layer 24 between the source region 46 and the drain region 48.例文帳に追加

ＭＩＳＦＥＴ Ｔｒ２は、半導体層２４に形成されたソース領域４６と、このソース領域４６と離れて半導体層２４に形成されたドレイン領域４８と、ソース領域４６とドレイン領域４８との間における半導体層２４上に形成されたゲート電極５４とを有している。 - 特許庁

The first transistor 201 and the second transistor 202 are formed in the well of a semiconductor substrate; the first transistor 201 includes a single poly floating gate 306, a first drain region 302, and a first source region; and the second PMOS transistor 202 has a single poly-selection gate and a second source region; and the first source region of the first transistor is set as the drain region of the second transistor.例文帳に追加

第一トランジスター２０１は単一ポリフローティングゲート３０６と、第一ドレイン領域３０２と第一ソース領域とを含み、第二ＰＭＯＳトランジスター２０２は単一ポリ選択ゲートと第二ソース領域とを含み、第一トランジスターの第一ソース領域は第二トランジスターのドレイン領域とされる。 - 特許庁

Consequently, when a gate insulating film is formed, enhanced oxidation is uniformly caused on the surfaces of the well region 3 and of source region 4, so that no step is formed between the surface of the well region 3 and the surface of the source region 4.例文帳に追加

このようにすれば、ゲート絶縁膜を形成するときに、ウェル領域３とソース領域４の表面で増速酸化が均一に起こり、もってウェル領域３表面とソース領域４表面の間に段差が生じることが無い。 - 特許庁

The metal wires are electrically connected to the source region and the drain region, and when the drain region is connected to the metal wire 7 of the third layer, the source region is connected to the metal wire 6 of the second layer and the metal wire 5 of the first layer.例文帳に追加

メタル配線は、ソース領域及びドレイン領域に電気的に接続され、ドレイン領域を第３層メタル配線７に接続する場合、ソース領域を第２層メタル配線６及び第１層メタル配線５に接続する。 - 特許庁

Only the growth source region 3 is doped with nickel and thermally treated in an electric furnace, and a crystal grain originated from the growth source region 3 is sent to the element forming region 4 through the amorphous silicon path 5, and the crystal is grown in the region 4.例文帳に追加

成長源領域３のみにニッケルを添加した後、電気炉で加熱処理を行って、成長源領域３から発生した結晶粒を、非晶質珪素経路５を介して素子形成領域４へ結晶成長させる。 - 特許庁

A groove 13a which is deeper than the bottom surface of n^+-type source region 14 is formed in the surface region of p-type channel region 13, and a step 13b is formed on the groove 13a side of the n^+-type source region 14.例文帳に追加

また、Ｐ型チャネル領域１３の表面領域にはＮ^＋型ソース領域１４の底面よりも深い溝部１３ａが形成され、Ｎ^＋型ソース領域１４の溝部１３ａ側には段差部１３ｂが形成されている。 - 特許庁

In a region divided in the left side of figure by a gate electrode 107, a first source region 103a, a body potential extraction region 105, and a second source region 103b are formed in this order along the vertical direction of the figure.例文帳に追加

ゲート電極１０７によって図１の左側に区分された領域には、図１の上下方向に沿って順に第１のソース領域１０３ａ、ボディ電位取り出し領域１０５、第２のソース領域１０３ｂが形成される。 - 特許庁

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer.例文帳に追加

N形及びP形ラッチアップ防止領域８、１２は前記P形ソ−ス領域及びドレイン領域とN形ソ−ス領域及びドレイン領域との間にそれぞれ配置され且つゲ−ト接続導体層の下にも形成されている。 - 特許庁

At least either of a contact region with the source lead electrode in the source region or a contact region with the drain lead electrode in the drain region is covered with a conductive light shielding film piece (501 or 502).例文帳に追加

ソース領域におけるソース引き出し電極とのコンタクト領域及びドレイン領域におけるドレイン引き出し電極とのコンタクト領域のうち少なくとも一方は、導電性の遮光膜片（５０１、５０２）で覆われている。 - 特許庁

A collector/drain electrode electrically connected with both collector region 203 and the drain region 213, and an emitter/source electrode electrically connected with both base region and emitter/source region 206, are provided.例文帳に追加

コレクタ領域２０３及びドレイン領域２１３の両方に電気的に接続されたコレクタ／ドレイン電極と、ベース領域及びエミッタ／ソース領域２０６の両方に電気的に接続されたエミッタ／ソース電極とが設けられている。 - 特許庁

The quaternary information is read by both reading with the diffusion region N21 as a source while the diffusion region N12 as a drain and reading with the diffusion region N21 as a drain while the diffusion region N12 as a source.例文帳に追加

したがって、拡散領域Ｎ_21をソースとし且つ拡散領域Ｎ_12をドレインとした読み出しと、拡散領域Ｎ_21をドレインとし且つ拡散領域Ｎ_12をソースとした読み出しとを行うことにより、４値化情報が読み出される。 - 特許庁

To fully secure a contact region between a source/base electrode and a source region/base region and the contact region between a gate electrode and a gate electrode contact pad thinning a pattern in a semiconductor device having a trench gate.例文帳に追加

トレンチゲートを有する半導体装置におけるパターンの微細化に伴うソース・ベース電極とソース領域・ベース領域とのコンタクト面積およびゲート電極とゲート電極コンタクト用パッドとのコンタクト面積を十分に確保する。 - 特許庁

In other word, the active layer width of the source and drain region 103 is not more than F/3.例文帳に追加

つまり、ソース、ドレイン領域１０３の活性層幅は、Ｆ／３以下である。 - 特許庁

The channel region is arranged between the first and second source/drain regions.例文帳に追加

チャネル領域は、第１および第２のソース／ドレイン領域間に配置されている。 - 特許庁

SEMICONDUCTOR LASER LIGHT SOURCE DEVICE AND MEASURING APPARATUS FOR REFLECTION IN OPTICAL FREQUENCY REGION例文帳に追加

半導体レーザ光源装置及び光周波数領域反射測定装置 - 特許庁

A source/drain region 6 is formed on both sides of the P+ type gate electrode 35.例文帳に追加

Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。 - 特許庁

To provide a light source of compact and low-energy consumption in an infrared wavelength region.例文帳に追加

赤外波長帯域でコンパクトかつ低消費エネルギーな光源を作製する。 - 特許庁

An ohmic source electrode 103 is formed on a second region R2.例文帳に追加

又、第２領域Ｒ２上にはオーミックソース電極１０３が形成されている。 - 特許庁

Next, the spatter coating of Ni is applied on a gate electrode and a source/drain region.例文帳に追加

次に、Ｎｉをゲート電極及びソース／ドレイン領域上にスパッタ被覆する。 - 特許庁

To emphasize and output sound from a sound source present in an object region.例文帳に追加

目的領域に存在する音源からの音を強調して出力する。 - 特許庁

In this regard, hydrogen is supplied to the source region in order to terminate a dangling bond.例文帳に追加

このとき水素がソース領域に供給され、ダングリングボンドを終端させる。 - 特許庁

A source region 9 is formed in a surface layer part of the epitaxial layer 3.例文帳に追加

また、エピタキシャル層３の表層部には、ソース領域９が形成されている。 - 特許庁

A source/drain region 6 is formed at both sides of the p^+-type gate electrode 35.例文帳に追加

Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。 - 特許庁

SEMICONDUCTOR DEVICE HAVING LDD-TYPE SOURCE/DRAIN REGION AND PRODUCTION METHOD THEREFOR例文帳に追加

ＬＤＤ型ソース／ドレイン領域を有する半導体素子及びその製造方法 - 特許庁