「simulation times」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To prevent increase of processing time due to execution of simulation for a plurality of times by acquiring the optimal wiring width without performing the simulation.例文帳に追加

シミュレーションを実行することなく、最適な配線幅の取得を行えるようにすることにより、シミュレーションの複数回実行による処理時間増大を防ぐ。 - 特許庁

The prediction of each risk factor to the power trading accounting are conducted a predetermined times as simulation processing.例文帳に追加

各リスク要因の予測〜電力取引収支計算は、シミュレーション処理として所定回数行われる。 - 特許庁

To provide an apparatus allowing persons to sufficiently experience a flight simulation and entertaining multiple occupants in short times.例文帳に追加

フライト擬似体験を十分に体感でき、短時間で多数の乗客が楽しめる装置の提供を目的とする。 - 特許庁

This allows simulation of RPC and acquisition of RPC overheads, such as round trip times, without any kernel interference. 例文帳に追加

これにより RPC のシミュレーションや、カーネル・インターフェースに影響されずに応答時間などの RPC オーバヘッドの獲得ができる。 - JM

This routine allows simulation of RPC and acquisition of RPC overheads (such as round trip times), without any kernel interference. 例文帳に追加

このルーティンでRPC のシミュレーションや、カーネル・インターフェースに影響されずに応答時間などのRPC オーバヘッドを取得ができる。 - JM

To reduce time for executing simulation and the number of times of the executions of the simulation by continuing to verify a poststage logic circuit block without stopping the simulation, even if the result of processing by a preceding stage logic circuit brings a disagreement with an expected value.例文帳に追加

前段論理回路ブロックの処理結果に期待値との不一致が発生してもシミュレーションを停止せず、後段論理回路ブロックの検証を継続して実行することによりシミュレーション実行時間、回数を削減する。 - 特許庁

The model switching part 105 then compares simulation times of respective simulation models to select the simulation model that has the shortest elapsed time, and outputs an execution start instruction to the processing execution control part 106 of the model.例文帳に追加

また、このとき、モデル切替え部１０５は、各シミュレーションモデルのシミュレーション上の時刻を比較し、もっとも経過時間が少ないシミュレーションモデルを選択し、そのモデルの処理実行制御部１０６に対し、実行開始命令を出力する。 - 特許庁

The simulation press molding is carried out using the simulation glass base material under the molding condition equal to the press molding condition using the regular glass base material every time when the press molding of the regular glass base material is carried out the prescribed number of times.例文帳に追加

本ガラス素材の押圧成形を所定回数行うごとに、模擬ガラス素材を用いて、本ガラス素材の押圧成形と等しい成形条件にて模擬押圧成形を行う。 - 特許庁

To restrict the number of times of film formation at a minimum, until film unevenness is eliminated by the simulation of a film thickness of a thin film with high accuracy.例文帳に追加

精度の高い薄膜の膜厚のシミュレーションにより、膜ムラを解消するまでの成膜回数を最低限に抑える。 - 特許庁

To perform the tuning of a damping constant efficiently by decreasing the number of simulation times for determining an optimal damping constant.例文帳に追加

最適なダンピング定数を求めるためのシミュレーションの実行回数を少なくして、効率よくダンピング定数のチューニングを行うことにある。 - 特許庁

This elevator simulator unit is equipped with a control process 10 providing a bank-to-bank passenger control section 17 performing a relay of cars among banks and simulation time control section 16 synchronizing simulation times among the banks, and also it is equipped with two inter-process communication sections 18 and 31 transferring information between the control process 10 and a simulation process 30.例文帳に追加

バンク間の乗り継ぎを行うバンク間乗客管理部１７とバンク間のシミュレーション時刻を同期させるシミュレーション時刻管理部１６とを備える管理プロセス１０とを備え、管理プロセス１０とシミュレーションプロセス３０間で情報を授受するプロセス間通信部１８，３１を備える。 - 特許庁

To provide a device and method for tester simulation capable of checking a timing margin of input patterns at short times.例文帳に追加

入力パターンのタイミングマージンの確認を短時間に行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。 - 特許庁

To reduce the number of times of synchronization between software and hardware in a cooperative simulation between the software and the hardware.例文帳に追加

本発明の課題は、ソフトウェアとハードウェアの協調シミュレーションにおいて、ソフトウェアとハードウェア間の同期回数を削減することを目的とする。 - 特許庁

Then, the control section 21 uses the calculated amount of repayment and a balance after the partial advance repayment for simulation processing to calculate the number of repayment times.例文帳に追加

そして、制御部２１は、算出した返済額、一部繰上後の残高を用いてシミュレーション処理を行ない、返済回数を算出する。 - 特許庁

The simulation operating position of the wheel spindle stock is shifted to the measuring position Pm retreated by an integral times the feed pitch of a feed screw in step S3.例文帳に追加

ステップＳ３において、砥石台のシミュレーション動作位置を送りねじの送りピッチの整数倍後退した上記測定位置Ｐｍにシフトする。 - 特許庁

To provide a noise tolerance/propagation library for sharply reducing a time to be spent on the preparation of a noise tolerance/propagation library by reducing the number of times of circuit simulation.例文帳に追加

回路シミュレーション回数を低減し、ノイズ耐性・伝播ライブラリ作成に要する時間を大幅に低減するノイズ耐性・伝播ライブラリを提供する。 - 特許庁

To display a ratio of times consumed by respective function modules to the whole of a system and to easily combine models with optimum speed and precision together for simulation.例文帳に追加

システム全体に対する各機能モジュールが費やす時間の割合を表示し、容易に最適な速度と精度のモデルを組み合わせてシミュレーションを行う。 - 特許庁

The creation of the second model and the combination of the models are repeated just necessary times (Step S105) so as to create a simulation model, and cyclic boundary conditions are set to the boundary of the obtained simulation model (Step S106).例文帳に追加

その後、第２モデルの作成とモデルの結合とを必要な回数だけ繰り返すことにより（ステップＳ１０５）、シミュレーションモデルを作成し、得られたシミュレーションモデルの境界に周期境界条件を設定する（ステップＳ１０６）。 - 特許庁

For measurement data measured at a plurality of times of day the first simulation model creation means creates first simulation models that take the physical properties of the subject into consideration based on measurement data measured at a given time.例文帳に追加

第１のシミュレーションモデル作成手段は、所定の時刻で計測された実測データを基に対象の物理的な性質を考慮した第１のシミュレーションモデルを、複数の時刻で計測された実測データの夫々について作成する。 - 特許庁

When the synchronous condition is not formed, two or more operation cycles are set to perform simulative operation and the number of times of communication is reduced to speed up the cooperative simulation.例文帳に追加

同期条件が不成立の時に、２以上の動作サイクル数を設定してシミュレーション動作させ、通信回数を減らして、協調シミュレーションを高速化する。 - 特許庁

Further, by forming the yoke into a cylindrical body with the U-shaped cross section, the brain can be stimulated to a position several times deeper compared to a magnetic simulation coil in the shape of a figure 8.例文帳に追加

さらに、ヨークを断面コの字形状の円筒体で形成することにより、８の字型の磁気刺激コイルに比べて数倍の深さ位置まで脳の刺激を可能とする。 - 特許庁

To provide a pattern simulation method by which a process time can be reduced, when a plurality of times of simulations are needed for a substrate pattern and the data amount for the process can be decreased.例文帳に追加

基板パターンの複数回のシミュレーションを要する場合の処理時間を短縮できるとともに、処理のデータ量を低減できるパターンシミュレーション方法を提供する。 - 特許庁

Afterwards, when all generation times of the signal value transition in the verification object signal are matched in the simulation results 12 and 22, it is decided that the circuit descriptions 10 and 20 are equivalent (S4).例文帳に追加

この後、検証対象信号における信号値遷移の発生時刻の全てがシミュレーション結果１２、２２で一致する場合、回路記述１０、２０は等価であると判定される（Ｓ４）。 - 特許庁

To provide an NC working simulation method and NC working simulation method for making it unnecessary to provide a large capacity of memory, and for making it possible to confirm interference between mechanical elements, or to confirm the interference between the mechanical elements several times by storing the movement path of the mechanical elements.例文帳に追加

機械要素の移動経路を記憶することにより、大容量のメモリが必要でなくなり、かつ、機械要素間の干渉を確認することができ、又、機械要素間の干渉を何度も確認することができるＮＣ加工シミュレーション方法及びＮＣ加工シミュレーション装置を提供する。 - 特許庁

First, control is performed in such ways that a discrete value is fixed with respect to the reference signal within the range of advance and delay times to change the generation timing of the input signal to a simulation object circuit 15 and that the input signal generation timing is delayed by fixed time in accordance with a time increment width concerning the reference signal within the range of the advance and delay times at every simulation.例文帳に追加

まず、進み、遅れ時間の範囲内で基準信号に対し離散的な値を定め、シミュレーション対象回路１５への入力信号の発生タイミングを変化させるること及びシミュレーション毎に進み、遅れ時間の範囲内で基準信号に対し、時間的なインクリメント幅に応じ、入力信号の発生タイミングを一定時間遅らせるという、それぞれの制御を行う。 - 特許庁

Corresponding to the presence/absence of the adjacent layout graphic (S14), any one of first and second delay times is selected as the delay time of each cell provided in the integrated circuit (S15) and logic simulation is performed (S16).例文帳に追加

集積回路が含む各セルの遅延時間として、隣接するレイアウト図形の有無に応じて（Ｓ１４）第１または第２の遅延時間のいずれかを選択し（Ｓ１５）、論理シミュレーションを行う（Ｓ１６）。 - 特許庁

To provide a variation analysis device and variation analysis method which are capable of analyzing efficiently distribution of circuit characteristics with the minimum number of times of circuit simulation in accordance with accuracy required by a designer.例文帳に追加

設計者所望の精度に対して、必要最小限の回路シミュレーション回数で効率的に回路特性の分布を解析できるばらつき解析装置およびばらつき解析方法を提供する。 - 特許庁

The control part 11 is configured to perform the convergence calculation for executing the predetermined processing several times on the basis of the result of simulation in the step 102, and to simulate the packing operation of the cable (step 103).例文帳に追加

また、制御部１１は、ステップ１０２における模擬結果に基づいて、所定の処理を複数回実行する収束計算を行うことによって、電線のパッキング作業を模擬する（ステップ１０３）。 - 特許庁

To provide a method capable of calculating the value of a strain by which a resin material required for executing impact simulation of a resin product is broken without performing a tensile test in accordance with a strain speed of an actual product, and calculating prediction of an experimental condition reaching breakage only by the impact simulation in the small, two or three, number of times.例文帳に追加

樹脂製品の衝撃シミュレーションの実施に際し必要とされる樹脂材料が破壊する歪みの値を、実製品の歪み速度に合わせた引張試験を行わなくても算出できること、２〜３回の少ない衝撃シミュレーションだけで破壊に至る実験条件の予想を算出できること。 - 特許庁

A loop free code is generated without using an arrayal indirect access so that the circuit simulation is performed at speed being equal to or more than several tens times as high as that of SPICE3f.4 on a single processor system such as WS (work station) or PC (personal computer).例文帳に追加

本発明では、配列間接アクセスを用いずループフリーコードを生成することにより、WS(WorkStation)やPC(PersonalComputer)などの単一プロセッサシステム上で、回路シミュレーションをSPICE3f.4より数十倍以上高速に行なうことを可能とした。 - 特許庁

According to at least the two varying delay times, a total delay time determining operation characteristics of the semiconductor integrated circuit is generated and then used to perform the logical simulation of the semiconductor integrated circuit.例文帳に追加

少なくとも２つの変動遅延時間に基づき、半導体集積回路の動作特性を決定する統合遅延時間を生成した後、該統合遅延時間を用いて、半導体集積回路の論理シミュレーションを行なう。 - 特許庁

The Reference Scenario is a simulation to predict the future, assembled by simply using IEA’s past emissions data and other information. According to the Scenario, global CO2 emissions are expected to increase about 1.5 times from 2005 to 2030 (see Figure 3-1-5).例文帳に追加

IEAの過去の排出量等を単純に延長したケースであるレファレンス・シナリオでは、世界全体の二酸化炭素排出量は、2030年に2005年の排出量の約1.5倍に拡大すると見込まれている（第3-1-5図）。 - 経済産業省

A process for calculating future financial data of an analysis object enterprise by use of at least data on virtually generated damage and data on insurance money corresponding to the damage is executed a prescribed number of times of simulation about each of a plurality of preset insurance conditions to generate the future financial data in each the insurance condition and the simulation.例文帳に追加

仮想的に発生させた損害のデータと当該損害に対応する保険金のデータとを少なくとも用いて分析対象企業の将来の財務データを算出する処理を、予め設定された複数の保険条件の各々につき所定のシミュレーション回数実施し、保険条件及びシミュレーション毎に将来の財務データを生成する。 - 特許庁

Monte Carlo simulations are performed on the combination of the accurate model and the approximate model for a plurality of times, wherein each run of the Monte Carlo simulation varies one or more parameters potentially affecting the operation of the mesh circuit.例文帳に追加

正確なモデル及び近似的なモデルの組み合わせについてモンテカルロシミュレーションが複数回実行され、モンテカルロシミュレーションの実行結果各々が、メッシュ回路の動作に潜在的に影響を及ぼす１以上のパラメータを変える。 - 特許庁

To find and display the convergence graph, CPU time and convergence required number of times of a numerical calculation algorithm to be quickly solved within allowable precision about various existing numerical calculation algorithms in response to the needs of a numerical simulation user.例文帳に追加

数値シミュレーションユーザのニーズに応えて、多種多様に存在する数値計算アルゴリズムについて、許容精度内で、速く求解する数値計算アルゴリズムの収束グラフ、ＣＰＵ時間および収束所要回数をデータベースから求め、表示する。 - 特許庁

To provide a method and a device for efficiently designing mechanism and a recording medium recording mechanism design program capable of reducing the number of times of back of simulation and design due to an analytic model consistent from conceptional design to detailed design.例文帳に追加

構想設計から詳細設計にいたるまで一貫した解析モデルによるシミュレーションおよび設計の手戻り回数の低減を可能とする効率的な機構設計方法及び機構設計装置並びに機構設計プログラムを記録した記録媒体を提供することである。 - 特許庁

To prevent leakage of confidential information from an electronic information system by preventing a large number of times of use of electronic information in a short period, wherein the electronic information includes the information stored in an electronic information system such as a database and a simulation system, that is, data and software(algorithm) or the like.例文帳に追加

データベース、シミュレーションシステム等のような電子情報システムに蓄積されている電子情報、即ちデータ、ソフトウェア（アルゴリズム）等に対する短時間での大量回数の利用を防止することにより、そのような電子情報システムからの機密漏洩を可及的に防止し得るようにすることを目的とする。 - 特許庁

A control part 11 of a wiring simulation device 1 is configured to, when acquiring initial design information (step 101), perform convergence calculation for executing predetermined processing several times by using an analysis model with the acquired initial design information as constraints, and to simulate the wiring operation of a cable (step 102).例文帳に追加

布線シミュレーション装置１の制御部１１は、初期設計情報を取得すると（ステップ１０１）、取得された初期設計情報を制約条件とする解析モデルを用いて、所定の処理を複数回実行する収束計算を行うことによって、電線の布線作業を模擬する（ステップ１０２）。 - 特許庁

Simulation is performed on a computer using a supply chain model, when a sales termination time of each destination product is determined, to derive a supply number of products which can minimize the disposal cost of exclusive materials to be disposed as excessive inventory upon the termination of production, and a sales plan, a production plan, and a material procurement plan on and after the determination of sales and production termination times are formed.例文帳に追加

サプライチェーンモデルを用い、仕向け先製品毎の販売終了時期が確定される都度、コンピューター上でシミュレーションを行い、生産終了時に余剰在庫となり廃棄される専用資材の廃棄費用が最小となる、製品の供給数を導出し、販売及び生産終了時期確定以降の販売計画、生産計画、資材調達計画を作成する。 - 特許庁

Further, while reducing the photomask verification time by reducing the number of times of executing the optical intensity simulation, those having no effect on the manufacture of a semiconductor or on the operation or the characteristics of a semiconductor element are excluded from the photomask verification result so that only the fatal defect is detected, thereby reducing the time and the number of processes related to the correction of layout pattern CAD data.例文帳に追加

加えて、光強度シミュレーションの実施回数を削減することにより、フォトマスク検証時間の削減を図りつつ、さらに半導体製造上、あるいは半導体素子の動作、特性に影響を与えないものをフォトマスク検証結果から除外し致命的な欠陥のみを検出し、レイアウトパターンＣＡＤデータの修正に関わる時間、工数を削減する。 - 特許庁