「simulation verification」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

ECU is supplied with the above mentioned condition signal to run simulation and result signal for verification generated by ECU is stored as a result (S5).例文帳に追加

ＥＣＵに上記の条件信号を供給してシミュレーションを行い、その結果としてＥＣＵにより生成される検証用結果信号を記録する（Ｓ５）。 - 特許庁

To prevent function verification simulation from being disturbed by the existence of the part of a different interpretation between a program language and an HDL in a hardware description.例文帳に追加

ハードウエア記述のうちプログラム言語とＨＤＬとで解釈が分かれる部分の存在が機能検証シミュレーションを妨害することを回避する。 - 特許庁

Thereafter, the circuit operation verification taking a partial dimensional deviation in the chip into consideration is performed by performing the circuit simulation on the circuit diagram.例文帳に追加

その後、前記回路図に対する回路シミュレーションを行うことにより、チップ内の部分的な寸法偏りを考慮した回路動作の検証を行う。 - 特許庁

To change priorities of plural task groups at the time of an occurrence of an event activating a task, in verification of software by simulation.例文帳に追加

本発明の課題は、シミュレーションによるソフトウェア検証にて、タスク起動のイベント発生時に、複数のタスクグループの優先度変更を行うことを目的とする。 - 特許庁

The validity verification processing program 17 performs simulation of a model by test case in cooperation with a model simulation program 14 in order to perform automatic verification of the validity of the test case to software created as a specifications model comprising a plurality of blocks and verifies the validity of the test case using input and output information of a block obtained by the simulation concerned.例文帳に追加

複数のブロックから構成されるモデルを仕様として作成したソフトウェアに対するテストケースの妥当性を自動検証すべく、妥当性検証処理プログラム１７は、モデルシミュレーションプログラム１４と協動してテストケースによるモデルのシミュレーションを行って当該シミュレーションにより得られたブロックの入出力情報を用いてテストケースの妥当性を検証する。 - 特許庁

To provide an electric control design CAD apparatus with a simulation function and a program therefor that produce a verification result easy-to-understand for a designer, and link the verification result with a circuit drawing to facilitate edition of the circuit drawing.例文帳に追加

設計者に理解しやすい検証結果を作成すると共に、その検証結果と回路図面とをリンクさせて回路図面の編集を容易にしたシミュレーション機能付電気制御設計ＣＡＤ装置を提供する。 - 特許庁

The verification pattern generation device is divided to a transfer pattern generation device performing pattern generation in a transfer unit such as write or read, and a circuit operation simulation device simulating a circuit inputting a signal to a logic circuit of a verification object.例文帳に追加

検証パターンの発生装置を、書き込み、読み出しといった転送単位で行う転送パターン発生装置と、検証対象論理回路へ信号を入力する回路を信号レベルで摸擬する回路動作摸擬装置とに分ける。 - 特許庁

To provide a matching verification method and device capable of reducing the execution time of the matching verification of HDL(Hardware Description Language: circuit description language) function simulation results and the real machine operation results of an FPGA, and detecting the operation mismatching of the inside of the circuit.例文帳に追加

ＨＤＬ機能シミュレーション結果とＦＰＧＡの実機動作結果との一致検証の実行時間を減少可能とし、かつ回路内部の動作不一致も検出できる一致検証方法及び装置を得ること。 - 特許庁

To provide an inter-processor transmission data abnormality simulation device for changing data transmitted in inter-processor communication in a multiprocessor device into various pieces of error data and transmitting the resultant data at arbitrary timing, and to provide an error verification support method, a recording medium having an error verification support program recorded thereon and the error verification support program.例文帳に追加

マルチプロセッサ装置におけるプロセッサ間通信で送信されたデータを、各種のエラーデータに改変して任意のタイミング送信することを可能とするプロセッサ間送信データ異常擬似装置、エラー検証支援方法、エラー検証支援プログラムを記録した記録媒体及びエラー検証支援プログラムの提供。 - 特許庁

The verifier terminates logic specification verification when no NG exists when he/she refers to a result determination log 151 obtained by simulation by the logic simulator 150.例文帳に追加

検証者は、論理シミュレータ１５０によるシミュレーションにより得られた結果判定ログ１５１を参照する際に、ＮＧがなければ論理仕様検証は終了する。 - 特許庁

To provide a heat source facility operation verification device capable of verifying the daily operation state while comparing a simulation system capable of reproducing an operation state with actual operation data.例文帳に追加

運転状態を再現可能なシミュレーションシステムと実運転データと比較しながら日々の運転状態を検証できる熱源設備運転検証装置を提供する。 - 特許庁

To shorten a verification period by preliminarily preventing the execution of simulation based on hardware description where the total number of paths is huge at the time of performing the path coverage measurement of a logic circuit.例文帳に追加

論理回路のパスカバレッジ測定において、パス総数が膨大なハードウェア記述によるシミュレーションの実行を未然に防止して、検証期間の短縮化を図ること。 - 特許庁

The cooperation verification device 10 is provided with: an arithmetic unit 101 for operating simulation by making hardware and software cooperate with each other; and a storage device 103.例文帳に追加

本発明による協調検証装置１０は、ハードウェアとソフトウェアとを協調させてシミュレーションを行なう演算装置１０１と、記憶装置１０３とを具備する。 - 特許庁

This simulation method is constituted by providing a first process to replace clock frequency of a pattern for logical verification with the lowest motion frequency to establish logic of a dynamic path.例文帳に追加

論理検証用パタンのクロック周波数を、ダイナミックパスの論理が成立するための最低動作周波数に置き換える第一の手順を有することによる。 - 特許庁

Since a landscape simulation image corresponding to the birds-eye data can be dynamically displayed, previous examination or the verification of the design result can be more accurately executed.例文帳に追加

さらに、鳥瞰データに対応する景観シミュレーション画像が動的に表示されるので、事前検討や設計成果の検証を一層的確にすることができる。 - 特許庁

Thus, even in the case that the delay time of the signals in the actual device is different from the delay time in the logical simulation, the timing verification is accurately performed.例文帳に追加

したがって、実デバイスにおける信号の遅延時間が論理シミュレーションにおける遅延時間と異なる場合でも、タイミング検証を正確に行なうことが可能となる。 - 特許庁

To reduce the man-hours and required time of logic analysis, verification, etc., in logic simulation to be executed by cooperating a logic circuit model and a software model with each other.例文帳に追加

論理回路モデルとソフトウェアモデルを協調させて実行する論理シミュレーションでの論理解析や検証等の工数および所要時間の削減を実現する。 - 特許庁

To enable efficient RTL-simulation-based verification of logic functions and timings of a designed logic circuit, and corrections thereto according to the verification results in an upstream side of the design process, in semiconductor integrated circuit design.例文帳に追加

半導体集積回路の設計において、設計した論理回路の論理機能やタイミングをＲＴＬシミュレーションで効率的に検証できるようにするとともに、該検証結果に基づいて設計工程の上流側での修正を可能とする。 - 特許庁

The multi-cycle path verification method is provided, which has a delay data generation step for generating delay data on the basis of the number of multi-cycles of a circuit having a multi-cycle path (116), and a first simulation step for performing timing verification by giving the generated delay data to the data of the multi-cycle path and performing simulation (110).例文帳に追加

マルチサイクルパスを有する回路のマルチサイクル数を基に遅延データを生成する遅延データ生成ステップ（１１６）と、前記生成された遅延データをマルチサイクルパスのデータに付与してシミュレーションを行うことによりタイミング検証を行う第１のシミュレーションステップ（１１０）とを有することを特徴とするマルチサイクルパス検証方法が提供される。 - 特許庁

When a verification request for a verification path is accepted, by using a targeted vehicle selecting means and a targeted vehicle tracing means, along the verification path, selecting and tracing the targeted vehicle is performed from the starting point.When the targeted vehicle deviates from the verification path, tracing is continued by selecting the next targeted vehicle from the deviated point, and simulation running is carried out to a destination by repeating the process above.例文帳に追加

検証経路に対する検証要求を受け付けたとき、ターゲット車両選出手段とターゲット車両追跡手段とを用いて、検証経路に沿って、出発地からターゲット車両の選出と追跡を行い、該ターゲット車両が検証経路を逸脱したときにはその位置から次のターゲット車両を選出して追跡し、これを目的地に至るまで繰り返して模擬的な走行を行う。 - 特許庁

To provide a circuit simulation method suitable for facilitation of a verification work, enhancing reliability of verification and moreover, for evading a failure that no convergence solution can be obtained for a module in which signal propagation becomes a problem on a boundary between a digital part and an analog part.例文帳に追加

検証作業の容易化および検証の信頼性向上を図り、しかもディジタル部とアナログ部との境界で信号伝搬が問題となるモジュールについて収束解が得られないという不具合を回避するのに好適な回路シミュレーション方法を提供する。 - 特許庁

The verification program 11 simulates a DUT 13, stops the simulation, corrects a circuit description of an I/F MODEL 134 so as to satisfy assertion and simulates the DUT 13 again, when assertion violation occurs in an interblock I/F constituting a verification object logical circuit.例文帳に追加

検証プログラム１１が、ＤＵＴ１３に対してシミュレーションを行い、構成するブロック間Ｉ／Ｆにアサーション違反があった場合は、シミュレーションを停止してアサーションを満たすようにＩ／Ｆ ＭＯＤＥＬ１３４の回路記述を修正し、再度シミュレーションする。 - 特許庁

To obtain a real-time simulation and real-time simulation method which can shorten the time required for development of software and hardware of an electronic device using a microcomputer of a control device as a product, also shorten the time required for verification and can improve contents to be verified.例文帳に追加

製品である制御装置のマイクロコンピュータを使用する電子機器のソフトウエア並びにハードウエアを開発する時間の短縮、検証する時間の短縮、検証する内容の充実を図ることができるリアルタイムシミュレータおよびリアルタイムシミュレーション方法を得る。 - 特許庁

To mechanically and surely verify by simulation which verification item is actually tested.例文帳に追加

本発明は、システムＬＳＩ検証装置において、シミュレーションによってどの検証項目が実際にテストされたかを機械的に、かつ、確実に確認できるようにすることを最も主要な特徴とする。 - 特許庁

In a verification support device 100, test patterns 213 and 214 are generated by a test pattern generation part 201 to execute simulation and an expected value is judged by an expected value judgement part 204.例文帳に追加

検証支援装置１００では、テストパターン生成部２０１により、テストパターン２１３，２１４を生成してシミュレーションを実行し、期待値判定部２０４により期待値判定する。 - 特許庁

To provide a design verification system that enables a plurality of users to adequately understand validity of analysis results by displaying simulation results and analytical processing results thereof on the same screen.例文帳に追加

シミュレーション結果とその解析処理結果とを同一の画面上に表示し、複数のユーザ可能とし、解析結果の妥当性を十分把握できる設計検証システムを提供する。 - 特許庁

To provide circuit verification method and system capable of verifying electromigration by simulation of a practical speed, an integrated circuit and a method for manufacturing the integrated circuit.例文帳に追加

実用的な速度のシミュレーションによりエレクトロマイグレーションの検証をすることができる回路検証方法、回路検証システム、集積回路及び集積回路の製造方法を提供すること。 - 特許庁

To provide a curl-shaped setting device and the like which can save the trouble of operating many verification simulations executed to one design and is suitable for a three-dimensional simulation.例文帳に追加

一つの設計に対して実行する多くの検証シミュレーションの作業の手間を省くことができ、３次元シミュレーションに適したカール形状の設定装置等を提供すること。 - 特許庁

Afterwards, when all generation times of the signal value transition in the verification object signal are matched in the simulation results 12 and 22, it is decided that the circuit descriptions 10 and 20 are equivalent (S4).例文帳に追加

この後、検証対象信号における信号値遷移の発生時刻の全てがシミュレーション結果１２、２２で一致する場合、回路記述１０、２０は等価であると判定される（Ｓ４）。 - 特許庁

To improve efficiency of design verification by deciding whether a multi-input cell connected to a preceding stage of an order circuit cell is a glitch occurrence circuit before logic simulation.例文帳に追加

論理シミュレーション前に、順序回路セルの前段に接続されている多入力セルがグリッチ発生回路であるか否かを判定することにより、設計検証の効率化を図ること。 - 特許庁

Thus, various delay states are prepared in the logic simulation stage of the RTL31 prior to logic synthesis, and to accurately and efficiently perform the operation verification of the asynchronous circuit.例文帳に追加

これにより、論理合成前のＲＴＬ３１の論理シミュレーション段階で各種遅延状態を作り出し、非同期回路の動作検証を精度良く効率的に行うことができる。 - 特許庁

To enable accurate test data to be generated at the time of testing semiconductors, mutual conversion between simulation data and test data to be easily performed and the accuracy verification of simulation data and of a tester for semiconductors and the verification of indeterminate events and I/O dead band to be carried out.例文帳に追加

半導体装置のテスト時に正確なテストデータの生成及びシュミレーションデータとテストデータとの相互間の変換が容易に可能であり、シュミレーションデータ精度と半導体装置用テスタ精度との検証，不確定イベント及びＩ／Ｏデットバンドの検証を行なうことが可能となる半導体試験用データ処理装置及び方法並びに半導体試験装置を提供することを目的とする。 - 特許庁

A circuit simulation device 10 includes: a delay time verifying part 252 for calculating a delay time T_d under a prescribed environmental condition concerning static timing verification with respect to a logical circuit 100 after layout, and performing hold verification; and a layout correcting part 253.例文帳に追加

本発明による回路シミュレーション装置１０は、レイアウト後の論理回路１００に対する静的タイミング検証において、所定の環境条件下における遅延時間Ｔ_ｄを計算し、ホールド検証を実行する遅延時間検証部２５２と、レイアウト修正部２５３とを具備する。 - 特許庁

Then, unverified parts are extracted, the processing at steps S110-S119 is used to obtain verification results with respect to the conditions, a simulation result when a condition similar to one to be verified is verified is applied to efficiently obtain a verification result of a desired condition.例文帳に追加

その後、未検証箇所を抽出し、これらの条件についての検証結果を得るため、ステップＳ１１０〜Ｓ１１９の処理を利用して、検証したい条件と類似する条件を検証した場合のシミュレーション結果を流用して、効率的に所望する条件の検証結果を得る。 - 特許庁

This device, which performs simulation by using description information by the HDL and the like representing a predetermined circuit, constructs description information 31 by integrating information 311 showing the verification objective circuit and information 312 showing a test vector circuit, which is connected to the verification objective circuit shown by the information 311 to input/output verification information automatically generated in its own circuit from/to the verification objective circuit, together.例文帳に追加

所定の回路を表すＨＤＬ等による記述情報を用いてシミュレーションを行う装置であって、検証対象の回路を表す情報３１１と、この情報３１１によって表される検証対象の回路に対して接続され、検証対象回路との間で、自回路内で自動的に生成した検証用情報の入力又は出力を行うテストベクタ回路を表す情報３１２とを一体として記述情報３１を構成する。 - 特許庁

Thereafter, the verification support device 100 applies correction to an operation result obtained by the simulation in the step 101 by use of the characteristic information obtained in the step S102 to create a simulation result corresponding to the actual use environment 120 (step S103).例文帳に追加

その後検証支援装置１００は、ステップ１０１のシミュレーションによって得られた動作結果にステップＳ１０２によって得られた特性情報を用いて補正を施すことによって、実使用環境１２０応じたシミュレーション結果を作成することができる（ステップＳ１０３）。 - 特許庁

An extraction information integration unit 7 integrates these pieces of information, an extraction information conversion unit 8 converts the integrated information into a logic verification data format, a simulation execution unit 9 performs the logic verification of a circuit, and a result creation unit 10 creates logic verification result data of a development connection drawing format, a time chart format, and a text format in which corresponding circuit elements are linked.例文帳に追加

抽出情報統合部７がこれらの情報を統合し、抽出情報変換部８が論理検証用データ形式に変換して、シミュレーション実行部９が回路の論理検証を行い、結果作成部１０が対応する回路素子同士がリンクした展開接続図形式、タイムチャート形式およびテキスト形式の論理検証結果データを作成する。 - 特許庁

In a verification support apparatus, normal simulation by a random test pattern generated in accordance with a set Seed number is executed as in a conventional technology by steps S101-S109.例文帳に追加

検証支援装置では、ステップＳ１０１〜Ｓ１０９によって従来技術と同様に、設定されたＳｅｅｄ番号に応じて発生させたランダムなテストパターンによる通常のシミュレーションを実行させる。 - 特許庁

To simplify a operation which prepares a plurality of test circuits, matched with a plurality of operation verification items in the case of an analog circuit, and to execute simulation operations required for each of these test circuits.例文帳に追加

動作検証項目が複数あるアナログ回路の場合、項目に合わせたテスト回路を複数作成し、テスト回路ごとにシミュレーションを行う必要があるが、これらの作業を簡単化する。 - 特許庁

To easily perform mutual comparative verification between the operation of a circuit device to be measured and circuit simulation, and to quickly confirm a problem if the operation of the circuit device to be measured has the problem.例文帳に追加

被測定回路装置の動作と回路シミュレーションとの相互の比較検証が容易にでき、被測定回路装置の動作に問題点があればそれを速やかに確認することを可能にする。 - 特許庁

To allow a user to easily understand how a logic circuit has operated and reaches the problem by executed simulation, by hierarchically indicating the operation or state of a logic circuit as the object of verification.例文帳に追加

検証対象である論理回路の動作や状態を階層的に示すことで、実施したシミュレーションで論理回路がどのように動作し問題に至ったのかを理解することを容易にすること。 - 特許庁

When executing coverage verification in function simulation of circuit descriptions written in a hardware description language, the lint check result conversion part 11 refers to a check result 22 of lint to the circuit descriptions, extracts an inactive point in the circuit descriptions and converts it into an inactive list 23 having a format for the function simulation.例文帳に追加

リントチェック結果変換部１１は、ハードウェア記述言語で記述された回路記述の機能シミュレーションにおけるカバレッジ検証において、回路記述に対するリントのチェック結果２２を参照し、回路記述における非活性箇所を抽出して、機能シミュレーション用のフォーマットを有する非活性リスト２３に変換する。 - 特許庁

To prevent an overall simulation speed from being lowered due to a decreased transfer rate becoming a bottleneck when data transferred between simulators and between hardware emulators are voluminous, when carrying out verification of a system architecture and simulation for performance analysis by coordinating a simulator on a computer with a hardware emulator.例文帳に追加

コンピュータ上のシミュレータとハードウェアエミュレータとを協調させてシステムアーキテクチャの検証及び性能解析のためのシミュレーションを行うに当り、シミュレータ及びハードウェアエミュレータ間でのデータ転送量が多い場合に、その転送速度がボトルネックになって全体のシミュレーション速度が低下するのを抑えられるようにする。 - 特許庁

In receipt of data by the circuit operation simulation device, the receipt device receives the data, reads the ID stored at the first from the ID storage device, and gives the received data to the corresponding logic verification module.例文帳に追加

回路動作模擬装置がデータを受信すると、受信装置が該データを受け取り、ＩＤ記憶装置から最も先に記録されたＩＤを読み出し、該当する論理検証モジュールに対して受信したデータを与える。 - 特許庁

A lithography simulation device structure including a hardware accelerator that is specialized to an application is utilized, and a processing technique that facilitates and accelerates the verification, characterization and/or inspection of a mask design is also utilized.例文帳に追加

本発明は、アプリケーションに特化したハードウェアアクセラレータを含んでいるリソグラフィシミュレーション装置構造を利用しており、および、マスクデザインの実証、描写および／または検査を容易にし加速する処理手法を利用している。 - 特許庁