「simulation verification」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

INFORMATION PROCESSOR AND DESIGN VERIFICATION SIMULATION METHOD例文帳に追加

情報処理装置および設計検証シミュレーション方法 - 特許庁

EXECUTING METHOD FOR OPERATION VERIFICATION SIMULATION, AND SIMULATION EXECUTING APPARATUS AND PROGRAM例文帳に追加

動作検証シミュレーションの実行方法及びシミュレーション実行装置並びにプログラム - 特許庁

The verification simulator comprises a storage part and a simulation processing part.例文帳に追加

検証シミュレータは記憶部とシミュレーション処理部を含む。 - 特許庁

COMPUTER SIMULATION PROGRAM, VERIFICATION METHOD FOR MODEL OF PROCESSOR, AND COMPUTER SIMULATION METHOD例文帳に追加

計算機シミュレーションプログラム、プロセッサのモデルの検証方法、及び計算機シミュレーション方法 - 特許庁

To reduce a size of a verification model to be used in simulation at a gate level.例文帳に追加

ゲートレベルのシミュレーションで使用する検証モデルのサイズを低減する。 - 特許庁

VERIFICATION AND BUSINESS SIMULATION OF VFM (VALUE FOR MONEY) IN PFI BUSINESS例文帳に追加

ＰＦＩ事業におけるＶＦＭ（バリュー・フォー・マネー）の検証と事業シミュレーション - 特許庁

SIMULATION SUPPORT TOOL, VERIFICATION SYSTEM FOR LADDER PROGRAM, AND PROGRAM PRODUCT例文帳に追加

シミュレーション支援ツールおよびラダープログラムの検証システムならびにプログラム製品 - 特許庁

DESIGN VERIFICATION METHOD AND DEVICE USING EMULATION AND SIMULATION例文帳に追加

エミュレーションとシミュレーションを用いた設計検証のための方法および装置 - 特許庁

To provide a circuit verification device for shortening time to be spent on logical verification pattern preparation and logical simulation.例文帳に追加

論理検証用パターン作成及び論理シミュレーションの時間短縮を図る回路検証装置を提供する。 - 特許庁

A verification support device 100 executes simulation of a PKG that is a verification target in device verification environment 110 (step S101).例文帳に追加

検証支援装置１００は、まず、デバイス検証環境１１０にて検証対象となるＰＫＧのシミュレーションを実行する（ステップＳ１０１）。 - 特許庁

A verification simulator 32 performs simulation different from the actual equipment simulation based on the data read from the files 21 and 22.例文帳に追加

検証シミュレータ３２は、ファイル２１，２２から読み込んだデータに基づき、実機とは別のシミュレーションを行う。 - 特許庁

METHOD OF SIMULATING AND VERIFYING CONTROL LOGIC AND PERSONAL COMPUTER FOR SIMULATION AND VERIFICATION例文帳に追加

制御用ロジックのシミュレーション検証方法及びシミュレーション検証用パソコン - 特許庁

INTER-PROCESSOR TRANSMISSION DATA ABNORMALITY SIMULATION DEVICE, ERROR VERIFICATION SUPPORT METHOD, RECORDING MEDIUM HAVING ERROR VERIFICATION SUPPORT PROGRAM RECORDED THEREON AND ERROR VERIFICATION SUPPORT PROGRAM例文帳に追加

プロセッサ間送信データ異常擬似装置、エラー検証支援方法、エラー検証支援プログラムを記録した記録媒体及びエラー検証支援プログラム - 特許庁

At last, the function simulation result obtained by the verification is reflection on the simulation of a software simulator 100 by a function simulation result reflecting means 106.例文帳に追加

最後に、検証による機能シミュレーション結果を、機能シミュレーション結果反映手段１０６によりソフトウェア・シミュレータ１００のシミュレーションに反映させる。 - 特許庁

The verification support device compares a simulation result (a second simulation result) at an observation point after the setting with the expectation value.例文帳に追加

検証支援装置は、設定後での観測点のシミュレーション結果（２回目のシミュレーション結果）と期待値を比較する。 - 特許庁

METHOD AND DEVICE FOR EXECUTING OPERATION VERIFICATION SIMULATION AND ITS PROGRAM例文帳に追加

動作検証シミュレーションの実行方法及びシミュレーション実行装置並びにプログラム - 特許庁

METHOD AND DEVICE FOR EXECUTING OPERATION VERIFICATION SIMULATION, AND ITS PROGRAM例文帳に追加

動作検証シミュレーションの実行方法及びシミュレーション実行装置並びにプログラム - 特許庁

MEASURE DECOMPOSITION DEVICE AND PROGRAM USED FOR VERIFICATION OF APPROXIMATE SIMULATION RELATION例文帳に追加

近似的なシミュレーション関係の確認に用いられる測度分解装置及びプログラム - 特許庁

The simulation result is verified by a column improvement effect verification executing part 154.例文帳に追加

さらに、シミュレーション結果を、カラム改善効果検証実行部１５４により検証する。 - 特許庁

To provide a verification system for verifying at a high speed that a result of operation level simulation coincides with a result of an RTL simulation.例文帳に追加

動作レベルシミュレーションの結果とRTLシミュレーションの結果とが一致することを高速に検証する検証システムを提供する。 - 特許庁

To provide a simulation apparatus adaptive to a large-scale and complicated system and easily performing performance analysis and verification in simulation of a transaction level.例文帳に追加

トランザクションレベルのシミュレーションにおいて、大規模、且つ複雑なシステムに対応でき、性能解析及び検証を容易に行う。 - 特許庁

To provide a logic simulation device, a logic simulation method, and a computer readable recording medium with a simple composition and superior in both verification accuracy and verification processing speed.例文帳に追加

簡易な構成で検証精度および検証処理速度のいずれについても優れた論理シミュレーション装置、論理シミュレーション方法、およびコンピュータ読み取り可能な記録媒体を提供する。 - 特許庁

Next, an RTL simulation executing part 250 uses a test pattern generated so as to be used in each verification period with the internal state separately stored similarly in each verification period as an initial value executes RTL simulation in each verification period in parallel.例文帳に追加

次に、検証期間毎に分けて記憶された内部状態を初期値とし、同じく検証期間毎に用いられるよう生成されたテストパタンを用いて、RTLシミュレーション実行部250がRTLシミュレーションを検証期間毎に並列に実行する。 - 特許庁

To permit high-speed detailed verification by using both a delayed logic simulation and a non-delayed logic simulation.例文帳に追加

遅延論理シミュレーションと、非遅延論理シミュレーションとの併用を可能とし、高速でかつ詳細な検証を行うことができるようにする。 - 特許庁

METHOD FOR GENERATING SIMULATION ENVIRONMENT FOR IMPROVED LOGIC VERIFICATION OF BRANCH HISTORY TABLE例文帳に追加

分岐履歴テーブルの改良された論理検証のためのシミュレーション環境を生成する方法 - 特許庁

To generate a verification model capable of performing simulation at a high speed.例文帳に追加

シミュレーションを高速で実行することが可能な検証用モデルを生成することができるようにする。 - 特許庁

To show a simulation device as if the device operates in an actual arithmetic processing cycle even when using an auxiliary simulation model by making easily switchable an actual arithmetic processing simulation model and the auxiliary simulation model according to a verification object.例文帳に追加

検証対象に応じて実演算処理シミュレーションモデルと補助用シミュレーションモデルとを容易に切り換えでき、補助用シミュレーションモデル使用時にも実演算処理サイクルで動作しているように見せること。 - 特許庁

To provide a simulation device capable of shortening a verification time on a software level for a verification objective circuit described by an HDL.例文帳に追加

ＨＤＬで記述された検証対象回路のソフトウェアレベルでの検証処理時間を短縮することができるシミュレーション装置を提供する。 - 特許庁

Hereafter, the memorized internal state is set as an initial value, and an RTL simulation executing part 250 executes RTL simulation in parallel at each verification period using a test pattern generated at each verification period.例文帳に追加

次に、記憶された内部状態を初期値とし、検証ピリオド毎に生成されたテストパタンを用いて、ＲＴＬシミュレーション実行部２５０がＲＴＬシミュレーションを検証ピリオド毎に並列に実行する。 - 特許庁

SIMULATION SUPPORT TOOL, VERIFICATION SYSTEM OF LADDER PROGRAM, GENERATION METHOD OF PROGRAM PRODUCT AND TEST INPUT LADDER PROGRAM, AND VERIFICATION METHOD OF THE LADDER PROGRAM例文帳に追加

シミュレーション支援ツールおよびラダープログラムの検証システムならびにプログラム製品およびテスト入力ラダープログラム生成方法ならびにラダープログラムの検証方法 - 特許庁

By referring to a result 131 of the simulation, verification is performed for noted movement.例文帳に追加

このシミュレーション結果１３１を参照することによって、着目した動作についての検証が可能になる。 - 特許庁

TIMING VERIFYING METHOD FOR RANDOM ACCESS MEMORY PART WITH BUILT-IN SEMICONDUCTOR DEVICE AND LOGICAL SIMULATION DEVICE FOR VERIFICATION例文帳に追加

半導体装置内蔵ランダムアクセスメモリ部のタイミング検証方法および検証用論理シミュレーション装置 - 特許庁

To provide a measure decomposition device and a program used for verification of approximate simulation relation.例文帳に追加

近似的なシミュレーション関係の確認に用いられる測度分解装置及びプログラムを提供すること。 - 特許庁

To provide a mask layout pattern data verification device) capable of efficiently executing detailed circuit simulation.例文帳に追加

効率的に詳細な回路シミュレーションを行うことができるマスクレイアウトパターンデータ検証装置を提供する。 - 特許庁

To provide a circuit design verification apparatus capable of calculating the fan-out of a circuit based on a net list for circuit simulation.例文帳に追加

回路シミュレーション用のネットリストに基づいて、当該回路のファンアウトを計算できるようにすること。 - 特許庁

LOGIC SIMULATION METHOD THAT PERFORMS TIMING VERIFICATION WHILE TAKING JITTER OF PLL BLOCK INTO ACCOUNT AND ITS LOGIC SIMULATOR例文帳に追加

ＰＬＬブロックのジッタを考慮したタイミング検証を行う論理シミュレーション方法及びその論理シミュレータ - 特許庁

To provide a network simulation system which attains highly precise network connection verification.例文帳に追加

高精度なネットワーク接続検証を実現するネットワークシミュレーションシステムを提供することを課題とする。 - 特許庁

To provide a system, a device and a method of verification for quickly verifying the agreement between the result of cycle precision level simulation and the result of RTL simulation.例文帳に追加

サイクル精度レベルシミュレーションの結果とＲＴＬシミュレーションの結果との一致を高速に検証するための検証システム、装置及び方法を提供する。 - 特許庁

To decrease pseudo timing violation at the time of timing verification by reducing the error between the circuit simulation result and cell delay information for logic simulation.例文帳に追加

回路シミュレーション結果と論理シミュレーション用のセル遅延情報との誤差を小さくすることにより、タイミング検証時における擬似タイミング違反を減少させる。 - 特許庁

To provide a method and a device for simulation, where verification can be carried out in a time which is realistic for a development delivery date, by reducing the time for verification of the a large scale simulation of a semiconductor integrated circuit, and to provide a method and device for production of a cell library for the simulation.例文帳に追加

大規模な半導体集積回路のシミュレーション検証時間を減少させ、開発納期に対し現実的な時間で検証を可能にするシミュレーション方法及び装置、並びに、シミュレーション用セルライブラリ生成方法及び装置を提供する。 - 特許庁

A verification simulator includes a storage part for storing the information of a model in which the operation of a device is described and a simulation processing part for performing the simulation processing of a verification target device based on the model and test input information.例文帳に追加

検証シミュレータは、デバイスの動作が記述されたモデルの情報を記憶する記憶部と、モデルとテスト入力情報とに基づいて検証対象デバイスのシミュレーション処理を行うシミュレーション処理部を含む。 - 特許庁

To provide a method for performing timing verification of worst case simulation or best case simulation by reducing an extraction frequency of a parasitic element without degrading design accuracy when performing the timing verification considering process variation.例文帳に追加

プロセスばらつきを考慮したタイミング検証を行う際、設計精度を落とさないで寄生素子の抽出回数を少なくしてワーストケースシミュレーションやベストケースシミュレーションのタイミング検証を行う方法を提供する。 - 特許庁

To make a logic simulation efficient, and to enhance qualities of an FPGA and a substrate, in a substrate logic verification apparatus.例文帳に追加

基板論理検証装置において、論理シミュレ−ションの効率化、及びFPGAと基板の品質向上、を図る。 - 特許庁

A verification apparatus 100 comprises: a random pattern generation part, a random simulation part 200 and a parameter decision part 220.例文帳に追加

検証装置１００は、ランダムパターン生成部、ランダムシミュレーション部２００、およびパラメータ決定部２２０を備える。 - 特許庁

To effectively conduct a regression test by reducing simulation time during verification of a logic circuit.例文帳に追加

論理回路の検証を行う際に、シミュレーション時間を短縮し、リグレッションテストを効果的に実行可能とする。 - 特許庁