「arbitration signal」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The bus arbitration system saves on switching power by the clock signal by disabling the clock signal used by the plurality of bus masters until permission is granted from the arbiter.例文帳に追加

アービタから許可されるまで、複数のバスマスタに利用されるクロック信号をディセーブルさせることによって、クロック信号によるスイッチング電力を節減するバス仲裁システムである。 - 特許庁

Meanwhile, the arbitration part 5 transmits the access transfer signal to the host 3b when the continuous commands are not issued within the standby time by the host 3a.例文帳に追加

他方、調停部５は、ホスト３ａが連続コマンドを待ち時間内に発行しなければ、ホスト３ｂに対してアクセス譲渡信号を送信する。 - 特許庁

In the present invention, a return path L for returning a signal is composed by a multiplexer 210, the A/D converter 220 and an arbitration circuit 230.例文帳に追加

本発明では、信号を帰還させる帰還路Ｌをマルチプレクサ２１０、Ａ／Ｄ変換器２２０、調停回路２３０により構成している。 - 特許庁

A conditioned execution unit inhibits or corrects the effect of the control signals in response to a false condition signal from the arbitration and merging logic.例文帳に追加

条件付実行ユニットは、調停および併合論理からの偽条件信号に応答して、制御信号の効果を禁止または修正する。 - 特許庁

When a DMAC 3 requests access to a slave module 8, a bus controller 5 outputs a bus access request signal to a bus access arbitration part 6.例文帳に追加

ＤＭＡＣ３がスレーブモジュール８とのアクセスを要求すると、バスコントローラ５はバスアクセス調停部６にバスアクセス要求信号を出力する。 - 特許庁

A display control unit 104 informs the memory access arbitration circuit 103 of an output priority mask signal giving priority to display processing for a prescribed period.例文帳に追加

表示制御ユニット１０４は、所定期間、表示処理を優先する出力優先マスク信号をメモリアクセス調停回路１０３に通知する。 - 特許庁

To provide an arbitration circuit, with which the presence/absence of data is defined as presence/absence of request without use request signal to data from plural data generating sources.例文帳に追加

複数のデータ発生源からのデータに対する使用要求信号なしに、即ちデータの有無を要求の有無とする調停回路を提供する。 - 特許庁

A data reception circuit 23 identifies the direction of data transfer, on the basis of an arbitration signal sent from 1st and 2nd input discrimination circuits 21, 22.例文帳に追加

データ受信回路２３は、第１及び第２の入力判定回路２１、２２から送られた調停信号に基づいてデータの転送方向を特定する。 - 特許庁

To eliminate malfunction due to output of a device or system for communication even when the device or system is connected to a single signal line and to easily perform arbitration in case of a collision.例文帳に追加

単一の信号線に接続しても、自身の出力による誤動作がなく、しかも競合時の調停も容易に行うことができるようにする。 - 特許庁

The front side and back side image data can be transmitted through one parallel bus to a memory or the like, by arbitration due to an image signal control part 202.例文帳に追加

画像信号制御部２０２が調停することで、表面側および裏面側の画像データを１本のパラレルバスを通じてメモリーなどへ送信できる。 - 特許庁

An arbitration circuit 18 realizes a TV mode assignment circuit, where the two drivers 21, 22 share one hybrid television signal reception board 10.例文帳に追加

調停回路１８は、２つのドライバ２１，２２が、１つのハイブリッドテレビジョン信号受信ボード１０を共有するＴＶモード割当回路を実現している。 - 特許庁

When the priority processing request signal PPR is input, the bus access arbitration circuit 7 preferentially accepts the access request of the CPU to other bus masters 2-4.例文帳に追加

バスアクセス調停回路７は、優先処理要求信号ＰＰＲが入力されると、ＣＰＵのアクセス要求を他のバスマスタ２〜４よりも優先して受け付ける。 - 特許庁

The Interface unit 34 applies a request signal to the arbitration unit of a DMA(direct memory access) controller 32 and after the current activity of the DMA controller 32 is completed, the signal group is directly stored in the memory unit as a result.例文帳に追加

インターフェース・ユニット３４は、ＤＭＡコントローラ３２の調停ユニットに要求信号を印加し、その結果として、ＤＭＡコントローラ３２の現動作完了後、メモリ・ユニットに信号群を直接格納する。 - 特許庁

The memory access arbitration circuit 10 generates an internal clock, a timing control signal, and a clock signal with respect to the RAM 3 only when the memory access occurs, operates the memory access arbitration circuit 10 only when the access occurs, and does not operate it when the memory access does not occur, so that power consumption can be reduced.例文帳に追加

メモリアクセス調停回路１０は、メモリアクセスが発生したときのみ、内部クロック信号、タイミング制御信号およびＲＡＭ３に対するクロック信号を生成し、アクセス発生時にのみメモリアクセス調停回路１０が動作させ、メモリアクセスが発生しないときには動作させないため、消費電力を低減できる。 - 特許庁

To provide an arbitration device, an image processor, and an image forming system for ensuring a bandwidth of a transmission path required for writing according to a bandwidth of a transmission path required for reading as compared with case where a writing request signal is continuously input to the arbitration device.例文帳に追加

書込要求信号が連続して調停手段に入力される場合に比べて、読み出しに必要な伝送路の帯域に応じて書込みに必要な伝送路の帯域を確保する、調停装置、画像処理装置、及び画像形成システムを提供する。 - 特許庁

An arbitration circuit 2 monitors the assert status of a bus request signal to be supplied from bus masters 3, 4 and 5 and a transfer status signal being one signal of a shared bus 8, and arbitrates a bus master using the shared bus 8 according to the assert circumstances.例文帳に追加

調停回路２はバスマスタ３，４，５から供給されるバス要求信号のアサート状態と、共有バス８の一信号である転送状態信号とを監視し、アサート状況に応じて共有バス８を使用するバスマスタの調停を行う。 - 特許庁

When the memory circuit is not in operation , the arbitration circuit allows memory access to the memory circuit in response to the first or second timing signal of the first or second port, and, when the memory circuit is in operation, the arbitration circuit enables memory access to the memory circuit corresponding to the first or second timing signal in response to the memory operation end signal.例文帳に追加

上記調停回路は、上記メモリ回路が非動作状態のときは上記第１又は第２ポートの上記第１又は第２タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第１又は第２タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする。 - 特許庁

This signal processor is equipped with a trace control block 170 controlling an arbitration block A150 which arbitrates the right to use an internal memory A160 of a memory access block B130 and an arbitration block B180 which performs arbitration for storing the memory access history of the memory access block B130 in an internal memory B190 different from the internal memory A160 having accessed the memory access block B130.例文帳に追加

メモリアクセスブロックＢ１３０の内蔵メモリＡ１６０に対する使用権を調停する調停ブロックＡ１５０と、メモリアクセスブロックＢ１３０のアクセスを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ１９０にメモリアクセスブロックＢ１３０のメモリアクセス履歴を格納するための調停を行う調停ブロックＢ１８０と制御を行うトレース制御ブロック１７０とを備える。 - 特許庁

The output of each arbitration logic is connected with 888 and 889, and constitutes a step control signal for controlling the selective stop of pipeline so that resource access competition can be prevented.例文帳に追加

各調停論理の出力は、８８８，８８９に接続されて、パイプラインの選択的停止を制御する停止制御信号を形成し、資源アクセス競合を回避する。 - 特許庁

The instruction decoder 4 which receives the arbitration signal 13 interrupts an instruction which is being executed at present, and transfers the use right of an executing unit 5 to a serial instruction decoder 11.例文帳に追加

調停信号１３を受けた命令デコーダ４は現在実行の命令を中断し、実行ユニット５の使用権をシリアル用命令デコーダ１１に委譲する。 - 特許庁

The port output part 210 successively outputs frits output from the first register 301 of any port input to the node 100 according to the arbitration result signal.例文帳に追加

ポート出力部２１０は、調停結果信号に従って、いずれかのポート入力部の第１のレジスタ３０１から出力されたフリットをノード１００に順次出力する。 - 特許庁

A signal generating circuit 16 of the bus arbitration unit 14 generates signals for allocating write-back buses 17 to the execution units according to the assigned priority levels.例文帳に追加

バス調停ユニット１４の信号発生回路１６は、割り付けられた優先順位が高い順に、実行ユニットにライトバックバス１７を割り当てる信号を発生する。 - 特許庁

If a CPU 2 requests access to another slave module 7 while the DMAC 3 accesses, the bus controller 4 outputs a bus access request signal to the bus access arbitration part 6.例文帳に追加

ＤＭＡＣ３のアクセス中に、ＣＰＵ２がスレーブモジュール７とのアクセスを要求すると、バスコントローラ４は、バスアクセス調停部６にバスアクセス要求信号を出力する。 - 特許庁

A bus arbitration part 12A designates a port control part 11A for permitting the next access by a second selection signal, and applies the matching detection signal of the port control part 11A from a selector 14 to a pre-charge control part 17.例文帳に追加

バス調停部１２Ａは次にアクセスを許可するポート制御部１１Ａを第２の選択信号で指定し、セレクタ１４からポート制御部１１Ａの一致検出信号をプリチャージ制御部１７に与える。 - 特許庁

The arbitration circuit 42 outputs a bus master selection signal S42 to the selector 44, so that either of bus control response signals ACK3 or S31-2b may be selected, based on the priority order setting signal S41.例文帳に追加

アービトレーション回路４２は、優先順位設定信号Ｓ４１に基づき、バス制御応答信号ＡＣＫ３，Ｓ３１−２ｂのどちらかを選択するようにセレクタ４４へバスマスタ選択信号Ｓ４２を出力する。 - 特許庁

An arbitration circuit 3 of an active processor device 1 transmits a signal(GNTB) 16 for transferring the use right of a common bus 20 to an arbitration circuit 13 of a processor device 11 to be active in response to a switching instruction 4 of an operating processor device 1.例文帳に追加

運用プロセッサ装置１の切替え指示４に応答して、運用状態にあったプロセッサ装置１の調停回路３が、運用状態となるプロセッサ装置１１の調停回路１３に対して、共通バス２０の使用権を明け渡す信号（ＧＮＴＢ）１６を送出するようにする。 - 特許庁

A signal processing apparatus includes: a data transfer part 15 for transferring data to a memory 22; an analyzing part 21 for analyzing the data; and an arbitration part 24 for performing arbitration to prevent an address space to be read by the analyzing part 21 from the memory 22 from being superimposed on an address space to be written by the data transfer part 15 into the memory 22.例文帳に追加

データをメモリ２２に転送するデータ転送部１５と、前記データを解析する解析部２１と、解析部２１がメモリ２２から読み込むアドレス空間と、データ転送部１５がメモリ２２に書き込むアドレス空間が重複しないように調停する調停部２４とを備える。 - 特許庁

In the arbitration method of the shared bus using the urgent channel, when an urgent request signal is transmitted to an arbiter along with a bus usage request signal from an urgent master among many masters, a bus occupation signal is transmitted to the master transmitting the urgent request signal to the arbiter, to grant the usage authority of the shared bus.例文帳に追加

緊急チャンネルを用いた共有バス仲裁方法において、多数のマスタのうち緊急を要するマスタからバス使用要求信号と共に緊急要求信号をアービタに送出したとき、前記アービタで緊急要求信号を送ったマスタにバス占有信号を伝送して共有バスの使用権限を付与する。 - 特許庁

A confrontation arbitration part 19 in a first moving signal device 1 detects the confronting state of the vehicle and the other vehicle in the one-side alternate traffic section on the basis of a confronting vehicle signal transmitted from the self-vehicle M.例文帳に追加

第一移動信号装置１における対峙調停部１９は、自車両Ｍから送信される対峙車両信号に基づいて、片側交互通行区間における自車両と対峙車両との対峙状態を検出する。 - 特許庁

Meanwhile, SDRAM use request signal from a control circuit with high immediacy is input to a SDRAM access arbitration circuit 38 without being masked even if the SDRAM busy signal is output from the busy timing adjustment circuit 40.例文帳に追加

一方、即時性の高い制御回路からのＳＤＲＡＭ使用要求信号は、ビジータイミング調整回路４０からＳＤＲＡＭビジー信号が出力されていてもマスクせず、ＳＤＲＡＭアクセス調停回路３８へ入力される。 - 特許庁

An RE and WE generation circuit 30 generates an enable signal of the cycle shorter than the cycle of read-enable and write-enable of two processors, and generates the control signal to give access priority to a dual port RAM to the processor which is firstly accessed to an arbitration circuit 40 based on the signal.例文帳に追加

ＲＥ・ＷＥ生成回路３０で２つのプロセッサのリードイネーブル、ライトイネーブルのサイクルより短いサイクルのイネーブル信号を生成し、その信号を元に調停回路４０で先にアクセスしたプロセッサにデュアルポートＲＡＭへのアクセス優先権を与える制御信号を生成する。 - 特許庁

The transfer monitor circuit 33 stores the monitor information of a period based on a synchronization signal Sync controlling timing when processing parts 21-28 each outputting a request signal arbitrated by the arbitration circuit 31 operate, an error notification signal ERR each output from the processing parts 21-28, and the like.例文帳に追加

そして、転送モニタ回路３３は、調停回路３１が調停する要求信号を出力する処理部２１〜２８が動作するタイミングを制御する同期信号Ｓｙｎｃや、処理部２１〜２８から出力されるエラー通知信号ＥＲＲ、等に基づく期間のモニタ情報を記憶する - 特許庁

An arbiter 103 (arbitration section) processes read/write of a digital signal between a first and a second recording media, and among first, second, third coding/decoding sections and a memory in time-multiplexed manner.例文帳に追加

アービタ（調停部）１０３は、第一および第二の記録メディア、第一、第二および第三の暗号復号部、およびメモリとの間でディジタル信号の書き込み読出しを時分割に処理する。 - 特許庁

When the determining part 3 determines that it is of the object to be monitored, a command 3b to measure their arrival bearing in addition to radio wave (frequency) data 3a on the reception signal is supplied for an arbitration part 4.例文帳に追加

判定部３が監視対象と判定したとき、その受信信号の電波諸元（周波数）データ３ａとともにその到来方位測定指令３ｂを調停部４に供給する。 - 特許庁

The arbitration part 5 transmits the access transfer signal to the host 3a when commands (continuous commands) continuous with the previous command is issued within the standby time by the host 3a.例文帳に追加

調停部５は、ホスト３ａが前回のコマンドに連続するコマンド（以下、連続コマンドという）を待ち時間内に発行すれば、ホスト３ａに対してアクセス譲渡信号を送信する。 - 特許庁

To provide a processing method in a self-identification phase by which an arbitration signal of SELF-ID-GRANT sent from a master node can normally be interpreted even when a long cable is employed for the master node in the self-identification phase.例文帳に追加

自己識別フェーズにおいて、親ノードとの間に長いケーブルを使用する場合であっても、親ノードから送信されてくるSELF_ID_GRANTのアービトレーション信号を正常に解釈可能とする。 - 特許庁

While the output priority mask signal is valid, the memory access arbitration circuit 103 waits for performance even if a memory transfer request except for display is given, and priority is given to the display processing.例文帳に追加

メモリアクセス調停回路１０３は、出力優先マスク信号が有効な期間中は、表示以外のメモリ転送要求が発生してもその実行を待ち合わせ、表示処理を優先する。 - 特許庁

An arbitration part 5 waits for the issue of continuous commands by a host 3a after the lapse of a predetermined time after receiving an access authority release signal (the predetermined time is defined as a standby time).例文帳に追加

調停部５、ホスト３ａが連続コマンドを発行するのを、アクセス権解放信号を受信してから所定の時間が経過するまで待つ（以下、所定の時間を待ち時間とする）。 - 特許庁

The processor device 11 which has received the signal 16 for transferring the bus use right immediately regains the bus use right under its own control, and the switching of the bus arbitration circuit is completed.例文帳に追加

このバス使用権を明け渡す信号１６を受けたプロセッサ装置１１は、直ちにバス使用権を自らの制御のもとに取り戻すことにより、バス調停回路の切替えが完了する。 - 特許庁

When an arbitration controller transmits a signal for ordering the first bus master to terminate a bus transaction, the control of the bus is given to the second bus master.例文帳に追加

その後、調停制御装置から第１のバス・マスタに対してそのバス・トランザクションを終了するよう命令する信号が送信されると、第２のバス・マスタに対してバスの制御が与えられる。 - 特許庁

When either CPU 2A or 2B writes selection data to a CPU selection register 12, a DMA arbitration circuit 3 provided in the microcomputer 1 performs arbitration so as to transmit a control signal, BUSREQ, BUSACK for transferring data between either CPU 2A or 2B and DMA 4 based on the written data.例文帳に追加

マイコン１に設けれらたＤＭＡ調停回路３は、ＣＰＵ２Ａ，２Ｂの内何れか１つがＣＰＵ選択レジスタ１２に選択データの書き込みを行うと、その書き込まれたデータに基づいて、ＣＰＵ２Ａ，２Ｂの何れか１つとＤＭＡ４との間でデータ転送を行うための制御信号，BUSREQ,BUSACK が伝達されるように調停を行う。 - 特許庁

When inputting a continuous request signal 212 together with a transfer request signal 211 from one data transfer circuit 2, an arbitration device 3 performing the arbitration of the bus use right of an SDRAM 1 in response to requests from a plurality of data transfer circuits 2 successively imparts the bus use right to one data transfer circuit 2 in preference to the other data transfer circuits 2 after data transfer corresponding to the transfer request signal 211 ends.例文帳に追加

複数のデータ転送回路２からの要求に応じてＳＤＲＡＭ１のバス使用権の調停を行う調停装置３において、一のデータ転送回路２から転送要求信号２１１とともに連続要求信号２１２を入力したとき、該転送要求信号２１１に応じたデータ転送が終了した後、他のデータ転送回路２に優先して前記一のデータ転送回路２にバス使用権を継続して付与する。 - 特許庁

When the arbiter circuit 3 performs the arbitration operation of the DMA source 6 to continue DMA processing after the data access signal outputted from the SDRAM controller 4 to the arbiter circuit 3 is not effective any more, an access end signal (BSTEND) is outputted at the end of the data access to the SDRAM 5, and then the SDRAM controller 4 detects the access end signal (BSTEND) and starts next arbitration and selection.例文帳に追加

ＳＤＲＡＭコントローラ４からアービタ回路３に出力されるデータアクセス信号が有効でなくなった後、アービタ回路３がＤＭＡ源６のアービトレーション動作を行ってＤＭＡ処理を続行する際、ＳＤＲＡＭコントローラ４は、ＳＤＲＡＭ５へのデータアクセスの終了時にアクセス終了信号（ＢＳＴＥＮＤ）を出力すると、アービタ回路３は、このアクセス終了信号（ＢＳＴＥＮＤ）を検知して、次の調停および選択を開始する。 - 特許庁

This protocol conversion arbitration circuit is provided with a protocol conversion circuit for receiving signal by a protocol which a master uses, and converting the received signal into a signal by a protocol which a system bus being a slave uses, and a conversion circuit for receiving the output of the protocol conversion circuit and converting the received signal into a signal by the protocol to be used by the slave.例文帳に追加

マスタが使用するプロトコルによる信号を受信し、受信された信号を、スレーブのシステムバスが使用するプロトコルによる信号に変換するプロトコル変換回路と、前記プロトコル変換回路の出力信号を受信し、受信された信号を、前記スレーブが使用するプロトコルによる信号に変換するための変換回路と、を備えるプロトコル変換仲裁回路。 - 特許庁

Thus, the network for communication request arbitration is separated from the network for data transmission, so that at a communication node 12a, for example, the communication request signal is transmitted to a communication node 12d in the middle of the transmission of the data signal to a communication node 12c.例文帳に追加

このように、通信要求調停用ネットワークとデータ伝送用ネットワークとを分離することにより、例えば、通信ノード１２ａにおいて、通信ノード１２ｃへデータ信号の伝送中に、通信ノード１２ｄへ通信要求信号を伝送する。 - 特許庁