例文 (39件) |
block activationの部分一致の例文一覧と使い方
該当件数 : 39件
Next, the activation management block 12 sets to ON an activation permission signal to the CPU 5.例文帳に追加
次に、起動管理ブロック12は、CPU5への起動許可信号をオンに設定する。 - 特許庁
Activation of a sense amplifier is delayed from a point of time of selecting a block using a delay element.例文帳に追加
遅延素子を用いて、ブロック選択時点から、センス・アンプの活性化を遅延させる。 - 特許庁
Activation of an internal circuit group of a semiconductor integrated circuit device 1 is controlled for each block.例文帳に追加
半導体集積回路装置1の内部回路群は、ブロックごとに活性化が制御される。 - 特許庁
The antibodies can also block TGF-α activation of mitogen-activated protein kinase (MAPK).例文帳に追加
または抗体は、マイトジェン活性化プロテインキナーゼ(MAPK)のTGF−α活性化をブロックし得る。 - 特許庁
When the power switch 11 is not pressed, the activation management block 12 transmits an activation interception instruction to the CPU 5 and stops reading the program.例文帳に追加
電源スイッチ11が押下されていなかった場合、起動管理ブロック12は、CPU5へ起動中断指示を伝送し、プログラムの読み出しを中止させる。 - 特許庁
A strobe signal SS indicating activation timing and column block addresses CAq to CAq+k are inputted to the block selecting circuits CBS0-CBSn.例文帳に追加
ブロック選択回路CBS0乃至CBSnには、活性化タイミングを指示するストローブ信号SSとコラムブロックアドレスCAq乃至CAq+kが入力される。 - 特許庁
The block control circuit 21 outputs reset signal WLrs, ϕ performing de-activation operation of a word line and de-activation operation of the sense amplifier with different timing for each block to the row decoder 23 and the sense amplifier driving circuit 22.例文帳に追加
ブロック制御回路21は、ロウデコーダ23及びセンスアンプ駆動回路22に、ワード線の不活性化動作及び前記センスアンプの不活性化動作を各ブロック毎に異なるタイミングで行うリセット信号WLrs,φを出力する。 - 特許庁
To transfer the entire required part for each block by one time DMA activation and to suppress a buffer inside an image processing module to a small-scale capacity of about the block unit.例文帳に追加
1回のDMA起動により必要な部分全体をブロック単位で転送し、画像処理モジュール内のバッファをブロック単位程度の小規模容量に抑える。 - 特許庁
After the lapse of a predetermined time determined as long pressing, the activation management block 12 confirms again pressing of the power switch 11.例文帳に追加
長押しと判定する所定の時間が経過すると、起動管理ブロック12は電源スイッチ11の押下を再び確認する。 - 特許庁
A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.例文帳に追加
メモリブロックが選択されたことを示すブロック選択アドレスBAをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁
T-cell activation in response to antigen is increased by the administration of binding agents that block CTLA-4 signaling.例文帳に追加
抗原に対する反応におけるT細胞活性化は、CTLA−4によるシグナル発生を遮断する結合因子の投与によって高められる。 - 特許庁
The demultiplexer (34) is inhibited to fetch this refresh activation instruction signal when the adjacent memory blocks are in an active state and also the corresponding memory block in an active state or has already been refreshed, and transfers this refresh activation instruction signal to a local control circuit arranged for the following stage memory sub-block on the route for transferring the refresh activation instruction signal.例文帳に追加
デマルチプレクサ(34)は、隣接メモリサブブロックが非活性状態にありかつ対応のメモリブロックが活性状態にあるかまたはリフレッシュが完了しているときには、このリフレッシュ活性化指示信号の取込が禁止され、リフレッシュ活性化指示信号転送経路の次段のメモリサブブロックに対して設けられたローカル制御回路へこのリフレッシュ活性化指示信号を転送する。 - 特許庁
A block B activation control circuit 207 stops retrieval operation in the memory array B in accordance with voltage of the match line MLA after the retrieval of the memory array A.例文帳に追加
ブロックB活性化制御回路207は、メモリアレイAの検索後のマッチラインMLAの電圧に応じて、メモリアレイBでの検索動作を中止させる。 - 特許庁
When pressing of a power switch 11 is detected, an activation management block 12 controls a power supply circuit 13 for a CPU and starts supplying power to a CPU 5.例文帳に追加
電源スイッチ11の押下が検知されると、起動管理ブロック12はCPU用電源回路13を制御し、CPU5への電源供給を開始する。 - 特許庁
Therefore, as activation is performed with an associative memory word block unit, power consumption can be reduced by activating only a required associative memory word.例文帳に追加
従って連想メモリワードブロック単位で活性化が行われるので、必要な連想メモリワードのみを活性化することにより消費電力を削減することができる。 - 特許庁
abnormal activation of signaling pathways can lead to cancer, and drugs are being developed to block these pathways. 例文帳に追加
シグナル伝達経路の異常な活性化はがんにつながる可能性があるため、こうした伝達経路を阻害するための薬物の開発が行われている。 - PDQ®がん用語辞書 英語版
When the retransmission of the block is requested in the case that the block of the transmission data are written exceeding the capacity of the FIFO memory 1a, a DMAC activation part 1b activates a DMAC 4 and transfers the block stored in the memory 3 to a communication data controller 1.例文帳に追加
DMAC起動部1bは、送信データのブロックがFIFOメモリ1aの容量を超えて書き込まれた場合にブロックの再送要求があると、DMAC4を起動して、メモリ3が記憶しているブロックを、通信データ制御装置1に転送するようにする。 - 特許庁
An FD-SOI having a thin-film buried oxide film layer is used, a lower-layer semiconductor region of the thin-film buried oxide film layer serves as a back gate, and in a logic circuit block, a voltage of the back gate is controlled from outside the block for a logic circuit with a light load in accordance with block activation.例文帳に追加
薄膜埋め込み酸化膜層を持つFD−SOIを使用し、薄膜埋め込み酸化膜層の下層半導体領域をバックゲートとし、論理回路ブロックにおいてブロック中の負荷の軽い論理回路にはバックゲートの電圧をブロック活性化に合わせてブロック外から制御する。 - 特許庁
Just after activation by turning on the power source, a control signal for starting the extending operation of a lens group 11 is immediately outputted by a CPU 5 to a lens control block 43.例文帳に追加
電源オンに伴う起動直後、CPU5は直ちにレンズ群11の繰り出し動作を開始させるための制御信号をレンズコントロールブロック43へ出力する。 - 特許庁
Consequently, the addition of a circuit constitution for supplying a signal to convey the activation of a row block is not required, and the reduction of area for the semiconductor memory is attained.例文帳に追加
したがって、ロウブロックの活性化を伝える信号を供給するための回路構成を追加する必要がなくなり、半導体記憶装置が省面積化される。 - 特許庁
The activation solution includes a code which activates a specific commercial network service in accordance with the commercial network service specifications and accesses a plurality of building block archive files.例文帳に追加
アクティベーションソリューションは、商用ネットワークサービス仕様に応じて特定の商用ネットワークサービスをアクティベートし、複数の構築ブロックアーカイブファイルにアクセスするコードを含む。 - 特許庁
A sense amplifier 8 amplifies cell information read out based on selection of a word line, a block control circuit 21 is provided with a word line multiple selection function selecting simultaneously a plurality of word lines in a plurality of blocks, a sense amplifier driving circuit 22 controls activation and de-activation of the sense amplifier 8 based on an output signal of the block control circuit 21.例文帳に追加
センスアンプ8は、ワード線の選択に基づいて読み出されるセル情報を増幅し、ブロック制御回路21は複数のブロック内の複数本のワード線を同時に選択するワード線多重選択機能を備え、センスアンプ駆動回路22はブロック制御回路21の出力信号に基づいて、センスアンプ8の活性化及び不活性化を制御する。 - 特許庁
The clock drive control gates 21-24 stop supply of the clock signal CLK responding to enable-signals EN1-EN4 for controlling activation of the internal circuit for each block when an internal circuit belonging to a corresponding block is non-activated.例文帳に追加
クロック駆動制御ゲート21〜24は、内部回路の活性化をブロックごとに制御するためのイネーブル信号EN1〜EN4に応答して、対応するブロックに属する内部回路が非活性化される場合に、クロック信号CLKの供給を停止する。 - 特許庁
This device is provided with a delay quantity switching circuit block 40 switching delay quantity of a RTO signal so that the RTO signal prescribing non-activation of a word line at the time of self-refresh is delayed.例文帳に追加
セルフリフレッシュ時にワード線の非活性化を規定するRTO信号を遅延させるように、前記RTO信号の遅延量を切り換える遅延量切換回路ブロック40を備える。 - 特許庁
The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.例文帳に追加
データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁
When one of the circuit blocks 30 is selected on the basis of a sense amplifier activation signal SAE, the source of the pull-down transistor 23 of the selected circuit block 30 is set to level H and the source of the pull-down transistor 23 of unselected circuit block 30 is set to level L.例文帳に追加
センスアンプ起動信号SAEに基づき、一の回路ブロック30が選択されたときには、選択された回路ブロック30のプルダウントランジスタ23のソースがHレベルになり、非選択の回路ブロック30のプルダウントランジスタ23のソースがLレベルになる。 - 特許庁
The selection circuit 14 also comprises an NMOS transistor N2a whose one end is given with the block selection activation signal BS0, whose gate is connected to the power supply VDD and the other end of which is connected to the gate of the NMOS transistor N1a.例文帳に追加
また、一端にブロック選択活性化信号BS0が与えられ、ゲートを電源VDDに接続し、他端をNMOSトランジスタN1aのゲートに接続するNMOSトランジスタN2aを備える。 - 特許庁
To reduce the power consumption required for precharging the bit line by dividing the word line by one bit or a plurality of bits to provide the local word lines, providing a sense amplifier to each block divided and the shortening the activation time of local word lines by non-activating the local word lines for each block based on the sense end signal.例文帳に追加
ワード線を1または複数ビット単位に分割してローカルワード線とし、分割したブロック毎にセンスアンプを設け、センス終了信号に基づいてブロック毎にローカルワード線を非活性化することで、ローカルワード線の活性化時間を短縮し、これによりビット線プリチャージに要する消費電力を低減する。 - 特許庁
The block for activation, conservation and restoration of environment includes at least three legs and is made of concrete having high air content and high flowability and containing an odorous organism-attracting material kneaded in the concrete.例文帳に追加
少なくとも3本以上の脚体を有してなる環境活性・保全・修復用ブロックにおいて、臭気を有する生物誘引物質を混練してなる高空気量、高流動のコンクリートで形成した環境活性・保全・修復用ブロック。 - 特許庁
This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加
半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第1のメモリブロックの第1のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第2のメモリブロックの第2のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁
The position of the Vpp mains observed by the Vpp level detection circuit 32 is essentially set to the same position from each memory block, thus reducing influence by the activation state of the memory array banks when controlling the potential of the Vpp mains.例文帳に追加
Vppレベル検知回路32が観測するVpp幹線の位置は、各メモリブロックから実質的に等しい位置にされるので、Vpp幹線の電位を制御する際にメモリアレイバンクの活性化状態によって受ける影響を少なくすることができる。 - 特許庁
To provide a layout of a word activation block which expands the flexibility of the layout of a peripheral element region surrounding a memory cell array, and provide an internal pattern layout of a semiconductor memory device capable of wiring for a word active signal without increasing the chip size.例文帳に追加
メモリセルアレイ周辺の周辺素子領域の配置の自由度を広げるワード活性化ブロックの配置を提供することと、チップサイズを大きくすることなく、ワード活性信号の配線を行なうことのできる半導体メモリ装置の内部パターン配置を提供すること。 - 特許庁
The semiconductor storage device activates word-line activation signals (subdecode signals), which selectes word lines in the corresponding normal block in response to the result of decoding of address signals, independently of redundancy determination by a redundancy determination circuit 20.例文帳に追加
本発明の半導体記憶装置においては、冗長判定回路20の冗長判定と独立して、アドレス信号をデコードした結果に応答して対応するノーマルブロックにおけるワード線を選択状態とするワード線活性化信号(サブデコード信号)を活性化する。 - 特許庁
A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加
メモリブロック間で共有されるコラム選択線CSLの活性化に応答してトランジスタスイッチ102,103がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁
To provide a laminated material for manufacturing an electric vacuum cleaner filter which can eliminate and reduce unpleasant odors emitted with exhausted air flow, block a sense of the unpleasant odors, and get a relaxation effect or a physiological activation effect, when a filter dust collector type electric vacuum cleaner is used.例文帳に追加
フィルター集塵方式電気掃除機の使用時に排出空気流と共に放出される不快臭を排除、低減すること、それに加えて不快臭感覚の遮蔽、緩和効果あるいは生理活性効果を得られる電気掃除機フィルター製造用積層材を創出することを目的とする。 - 特許庁
In a semiconductor memory, a transfer gate Mi transmitting column selecting signals CSL[0]-CSL[n] outputted from a column decoder 100 to a memory cell block MCBi is made a conduction state in a non-activation state of a signal given from a WBI pad 40.例文帳に追加
半導体記憶装置1000においては、列デコーダ100から出力される列選択信号CSL[0]〜CSL[n]をメモリセルブロックMCBiに伝達するトランスファーゲートM1は、WBIパッド40から与えられる信号が非活性状態において導通状態となる。 - 特許庁
A computer performs: function simulation processing (9) for evaluating whether a designed circuit satisfies a specification; and cluster division processing (10) for obtaining a power domain by performing a cluster division for each logical block having activation timings within a predetermined range on the basis of the result of the function simulation processing.例文帳に追加
設計された回路が仕様を満たしているか否かを評価するための機能シミュレーション処理(9)と、上記機能シミュレーション処理の結果に基づいて、活性化タイミングが所定の範囲内で揃う論理ブロック毎にクラスタ分割することでパワードメインを得るクラスタ分割処理(10)とがコンピュータで行われる。 - 特許庁
To provide a block for activation, conservation and restoration of environment, having a structure to decrease quantity of ineffectual organism-attraction material left in concrete, slowly release the organism-attraction material over a long period by increasing trapped air content and flowability of the concrete, keep gathering and growing effect on fish and shellfish and adhesion and growing effect on algae for a long time and get high attracting effect by odor of the organism-attraction material.例文帳に追加
コンクリート内部に残って無駄になる生物誘引物の量を少なくし、また該生物誘引物が長期間に亘って徐々に流出させるために、コンクリートの空気量と流動性を高め、長期間に亘って魚介類の蝟集・育成効果及び藻の付着・育成効果を維持し、該生物誘引物の臭気により高い誘引効果を得ることができる構造の環境活性・保全・修復用ブロックを提供する。 - 特許庁
例文 (39件) |
Copyright ©2004-2025 Translational Research Informatics Center. All Rights Reserved. 財団法人先端医療振興財団 臨床研究情報センター |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|