「chip selection」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The first unit memory chip responds to a first chip selection signal, a command signal, an address signal and a clock signal, and inputs the first through Nth data internally or outputs them externally.例文帳に追加

第１単位メモリチップは、第１チップ選択信号とコマンド信号とアドレス信号とクロック信号に応答して第１乃至第Ｎデータを内部に入力するか外部に出力する。 - 特許庁

The chip selection address SID(IF) which changes responding to an operation mode is generated by the interface chip IF side, allowing for a small-scaled circuit as a whole.例文帳に追加

本発明によれば、動作モードによって変化するチップ選択アドレスＳＩＤ（ＩＦ）をインターフェースチップＩＦ側で生成していることから、全体として回路規模を縮小することが可能となる。 - 特許庁

The core chips CC0 to CC7 are provided with a comparator circuit 63/64 which compares the chip selection address SID(IF) and the chip address SID(CORE) and passes a command when the both correspond.例文帳に追加

コアチップＣＣ０〜ＣＣ７は、チップ選択アドレスＳＩＤ（ＩＦ）とチップアドレスＳＩＤ（ＣＯＲＥ）とを比較し、両者が一致した場合にコマンドを通過させる比較回路６３／６４を備える。 - 特許庁

To read out data without requiring timing control of a column selection signal and to realize high integration of a chip.例文帳に追加

コラム選択信号のタイミング制御を必要とせずにデータの読み出しを行うと共に、チップ面積の高集積化を実現する。 - 特許庁

To provide a nonvolatile semiconductor memory in which a non-selection processing of a defective block can be performed, while suppressing increase in chip areas.例文帳に追加

チップ面積の増大を抑制しつつ、不良ブロックの非選択処理が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

DIRECT INTER-THREAD COMMUNICATION BUFFER THAT SUPPORTS SOFTWARE CONTROLLED ARBITRARY VECTOR OPERAND SELECTION IN DENSELY THREADED NETWORK ON CHIP例文帳に追加

高密度スレッド化ネットワーク・オン・ア・チップにおけるソフトウェア制御の任意ベクトル・オペランド選択をサポートする直接スレッド間通信バッファ - 特許庁

To impart a bypass function of a display controller by using fewer chip selection signal lines to a display control unit without the occurrence of a malfunction.例文帳に追加

誤動作を生ずることなく、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現すること。 - 特許庁

To make a modular chip selection control circuit scalable by letting the modular chip selection control circuit have an address decode stage with a first number of address decoders, a control stage with a second number of control units, and a pin configuration stage with a third number of pin configuration logic circuits.例文帳に追加

モジュール方式のチップ選択制御回路を第１の数のアドレスデコーダを備えたアドレスデコード段、第２の数の制御ユニットを備えた制御段、および第３の数のピン構成論理回路を備えたピン構成段を持たせることによってスケーリング可能にする。 - 特許庁

The data are compared with the data of an information file 110, and the set information of the basic mode selection register group of an evaluation chip is selected, and the host I/F part 108 is operated again, and the data are set in a basic mode selection register group 112 of an evaluation chip 107.例文帳に追加

このデータを情報ファイル１１０のデータと比較しエバリューションチップの基本モード選択レジスタ群の設定情報を選び出し、再びホストＩ／Ｆ部１０８を操作し、エバリューションチップ１０７の基本モード選択レジスタ群１１２にデータを設定する。 - 特許庁

A CPU writes and reads specific pieces of data, other than those in which a first chip selection signal and a second chip selection signal are all 'zero' or all 'one' for an arbitrary address in a valid range to recognize on which place of an address space an SRAM is mounted.例文帳に追加

ＣＰＵは、アドレス空間上のどこにＳＲＡＭが実装されているかを認識するために、第１のチップセレクト信号、第２のチップセレクト信号が有効な範囲の任意のアドレスに対して、全て”０”または全て”１”以外の特定データを書き込み、読み出してみる。 - 特許庁

The second unit memory chip shares a semiconductor substrate with the first unit memory chip, responds to the second chip selection signal, the command signal, the address signal and the clock signal, and inputs the (N+1)th through the (2N)th data internally or outputs them externally.例文帳に追加

第２単位メモリチップは、第１単位メモリチップと半導体基板を共有し、第２チップ選択信号とコマンド信号とアドレス信号とクロック信号に応答して第Ｎ＋１乃至第２Ｎデータを内部に入力するか外部に出力する。 - 特許庁

In the interface chip IF, the number of bits of unit external data to be input and output at the same time with the outside is variable, and chip selection information SEL for comparing the chip identification information LID is variable according to the number of bits of unit external data.例文帳に追加

インターフェースチップＩＦは、外部との間で同時に入出力する単位外部データのビット数が可変であり、チップ識別情報ＬＩＤと比較するためのチップ選択情報ＳＥＬを、単位外部データのビット数に応じて可変とする。 - 特許庁

A signal to be output by the SRAM type FPGA 101 and the SRAM type FPGA 102 is input to a selection chip 200.例文帳に追加

選択チップ２００には、ＳＲＡＭ型ＦＰＧＡ１０１とＳＲＡＭ型ＦＰＧＡ１０２の出力する信号が入力される。 - 特許庁

To provide a driving circuit of a display device, which can reduce a chip area by reducing the number of gates constituting selection circuits.例文帳に追加

選択回路を構成するゲート数を削減してチップ面積を低減することができる表示装置の駆動回路を提供すること。 - 特許庁

The selection chip 200 respectively compares each signal to be output by the SRAM type FPGA 101 and the SRAM type FPGA 102.例文帳に追加

選択チップ２００は、ＳＲＡＭ型ＦＰＧＡ１０１とＳＲＡＭ型ＦＰＧＡ１０２の出力する各信号を個々に比較している。 - 特許庁

To select ranks without separate chip selection signal pins in a memory module and a memory system including a plurality of ranks.例文帳に追加

複数のランクが備えられたメモリモジュール及びメモリシステムにおいて、別途のチップ選択信号ピンを備えることなく各ランクを選択する。 - 特許庁

Moreover, when a chip storing a desired beverage and a desired quantity is pasted on the my cup, the selection of an erroneous quantity can be eliminated.例文帳に追加

また、好みの飲料水や量を記憶させたチップをマイカップに貼ることにより、誤った量を選択することも解消される。 - 特許庁

A shopping cart or a shopping basket is provided with an ID chip, data read out from a financial card or a credit card before the selection of a commodity is written in the ID chip in a non-contact state and card identification is performed in an on-line state.例文帳に追加

買い物カートまたは買い物カゴにＩＤチップを備え、商品選択前に金融カードまたはクレジットカードから読み取ったデータを非接触で書き込むとともに、カード認証をオンラインで行う。 - 特許庁

To provide a one chip microcomputer device with plural low power consumption operation modes capable of preventing erroneous selection of the low power consumption operation modes without increasing variation of the one chip microcomputer.例文帳に追加

１チップマイクロコンピュータのバリエーションを増加することなく、低消費電力動作モードの誤選択を防止可能な複数の低消費電力動作モードを有する１チップマイクロコンピュータ装置を提供すること。 - 特許庁

The collar sensor 10 is mounted on a single integrated circuit chip, containing a plurality of collar sensor circuits and a gain selection control section 40.例文帳に追加

カラー・センサ１０は、単一の集積回路チップ上に実装され、複数のカラー・センサ回路と利得選択制御部４０とが含まれている。 - 特許庁

This instruction includes a coefficient RAM enable bit EN and thus, switching whether to activate the chip selection signal CS is performed.例文帳に追加

この命令は、係数ＲＡＭイネーブルビットＥＮを含んでおり、これによりチップセレクト信号ＣＳをアクティブレベルとするか否かの切り換えが行われる。 - 特許庁

Furthermore, on the basis of the second pulse, the CCD 1 outputs a similar chip selection control signal Tout (Tin) to the CCD 2 of the next stage.例文帳に追加

また、ＣＣＤ１は、第２パルスにもとづいて、次段のＣＣＤ２に同様のチップ選択制御信号Ｔｏｕｔ（Ｔｉｎ）を出力する。 - 特許庁

This arithmetic processing unit can use by changing over between a first external I/O control mode (CS (Chip Selection) mode) capable of outputting N selection signals, and a second external I/O control mode (ECS (Expanded CS) mode) capable of outputting N+X selection signals based on a predetermined mode specification signal (CS/ECS signal).例文帳に追加

所定のモード指定信号（ＣＳ／ＥＣＳ信号）に基づいてＮ個の選択信号を出力可能な第１の外部Ｉ／Ｏ制御モード（ＣＳモード）と、Ｎ個＋Ｘ個の選択信号を出力可能な第２の外部Ｉ／Ｏ制御モード（ＥＣＳモード）とに切り換えて使用できるようにする。 - 特許庁

To provide a parallel facing spark plug which can prevent or suppress the peeling of a noble metal chip by the selection of the material of a base metal of a parallel electrode on welding of the noble metal chip in particular.例文帳に追加

平行対向型のスパークプラグにおいて、特に貴金属チップを溶接する場合の平行電極母材の材質選択により、貴金属チップの剥離を防止ないし抑制することが可能なスパークプラグを提供する。 - 特許庁

The dummy voltage signal inputted through the check signal input terminal is outputted through an inspection voltage output track to the nozzle selection gate IC selected at the multiplexer IC 35 on the basis of a chip selection signal given to a data and the like input terminal of the multiplexer IC 35 through a chip selection signal input terminal of the connector 37 from a controller.例文帳に追加

チェック信号入力端子を通じて入力されるダミーの電圧信号は、コントローラからコネクタ３７のチップ選択信号入力端子を通じてマルチプレクサＩＣ３５のデータ等入力端子に与えられるチップ選択信号に基づき、マルチプレクサＩＣ３５において選択されたノズル選択ゲートＩＣに対し、検査用電圧出力用線路を通じて出力される。 - 特許庁

The control unit 17 comprises a memory part 17a for recording inspection results, a selection part 17b for selecting a target chip to be reinspected, and a reinspection control unit 17c.例文帳に追加

制御ユニット１７は、検査結果を記録する記憶部１７ａと、再検査対象チップを選択する選択部１７ｂと、再検査制御部１７ｃを備える。 - 特許庁

When the synchronous SRAM 1 is made a power-down mode, a chip selecting signal is made non-selection, and power source voltage of the system power source line 3 is dropped to a standby potential.例文帳に追加

同期式ＳＲＡＭ１をパワーダウンモードにする時には、チップ選択信号を非選択とし、システム電源線３の電源電圧をスタンバイ電位に落とす。 - 特許庁

To enable selection of an expansion device with an SDRAM interface for an appropriate period based on a chip select signal output from an SDRAM controller.例文帳に追加

ＳＤＲＡＭコントローラから出力されるチップセレクト信号に基づいて、ＳＤＲＡＭインタフェースを備えた増設デバイスを適切な期間だけ選択できるようにする。 - 特許庁

To reduce a chip area and also process cost by applying hierarchical word lines and a hierarchical block selection line method without increasing distribution layers.例文帳に追加

配線層を増加させること無く、階層ワード線や階層ブロック選択線方式を適用し、チップ面積を削減すると共にプロセスコストを低減する。 - 特許庁

In the control of a plurality of devices 21 to be controlled in a common bus I/F 30, the chip selection uses a signal transmitted from a CPU part 11.例文帳に追加

共通バスＩ／Ｆ３０における複数の被制御デバイス２１の制御において、チップセレクトはＣＰＵ部１１から送出される信号を使用する。 - 特許庁

The memory control device receives a chip selection signal and address information of the communal ROM to access from the control CPUs (CPUs 401).例文帳に追加

メモリ制御装置は、上記制御ＣＰＵ（ＣＰＵ４０１）からのチップセレクト信号及びアクセスすべき上記共有ＲＯＭのアドレス情報を受信する。 - 特許庁

When a third clock is completed, the chip selection of the AFE 42 is changed from a low level to a high level and the output of the AFE 42 is set to be in high impedance.例文帳に追加

第３のクロックが終了すると、ＡＦＥ４２のチップセレクトがローからハイに変更され、ＡＦＥ４２の出力は、ハイインピーダンスに設定される。 - 特許庁

The selection signal S2 is entered into the corresponding memory terminal of the memory chip CC2 via the switching circuit 27, whereby the memory chip CC2 is activated to enable the entering/outputting of control signals 21 to 25.例文帳に追加

選択信号Ｓ２が切替回路２７を介してメモリチップＣＣ２における対応した所定のメモリ端子に入力されることで、メモリチップＣＣ２が活性化され制御用信号２１乃至２５を入出力可能な状態にされる。 - 特許庁

To reduce the number of terminals on a testing device which are to be assigned for chip selection terminals in testing all semiconductor chips on a laminated type semiconductor device.例文帳に追加

積層型半導体装置における全ての半導体チップのテストを行うにあたり、テスト装置側でチップ選択端子に対して割り当てるべき端子数を削減する。 - 特許庁

A chip 1 comprises CPUs 7_0 and 7_1, debug execution parts 8_0 and 8_1, TAP controllers 9_0 and 9_1, a selection circuit 10 and a terminal group including terminals 2 to 6.例文帳に追加

チップ１は、ＣＰＵ７_０，７_１と、デバッグ実行部８_０，８_１と、ＴＡＰコントローラ９_０，９_１と、選択回路１０と、端子２〜６を含む一組の端子群とを備えている。 - 特許庁

The address signal DADU for data transfer is decoded by an address decoder 12 for CS so as to make it correspond to the chip selection CS2, and inputted to an address decoder 2.例文帳に追加

データ転送用アドレス信号ＤＡＤＵは、チップ選択信号ＣＳ２に対応させるためにＣＳ用アドレスデコーダ１２によりデコードされ、アドレスデコーダ２へ入力される。 - 特許庁

Firmware selection part 207 selects, based on a device information of a communication partner, the most suitable firmware on a IEEE1394 chip set 201 which the communication partner has.例文帳に追加

ファームウェア選択部２０７は、通信相手の機器情報に基づいて、その通信相手が備えるＩＥＥＥ１３９４チップセット２０１に最適なファームウェアを選択する。 - 特許庁

To provide a high speed direction sorting device causing no erroneous selection, and capable of aligning upper and lower faces and the front and back direction of chip-like electronic parts, and a direction sorting method.例文帳に追加

高速で誤選別がなく、チップ状電子部品の上下面および前後方向を揃えることが可能な方向選別装置および方向選別方法を得る。 - 特許庁

To provide a nonvolatile memory device for reducing the chip size by removing a common source line, sharing a source selection transistor from which two memory blocks are applied with voltage via the source selection line, and its programming method and reading method.例文帳に追加

共通ソースラインを除去し、２つのメモリブロックがソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して、チップサイズを減らす不揮発性メモリ装置ならびにそのプログラム方法および読取り方法を提供する。 - 特許庁

Also, when higher voltage than the prescribed voltage is inputted, a terminal shared with a terminal for chip selection of a present circuit and the like can be used by assuming that an initializing command is inputted, then chip area can be prevented from being increased.例文帳に追加

また、所定電圧よりも高い電圧が入力された場合に、初期化指令が入力されたものとすることにより、自回路のチップセレクト用の端子等と共用した端子を用いることができ、チップ面積が大きくなることを防止できる。 - 特許庁

When a key sheet 114 with an RFID chip 100 mounted thereon is mounted on a portable telephone set 200, a detection part 109 reads information stored in the RFID chip 100 installed on the key sheet 114 according to the selection of a user.例文帳に追加

ＲＦＩＤチップ１００が設置されたキーシート１１４が携帯電話機２００に取り付けられると、検知部１０９は、ユーザの選択に従って、キーシート１１４に設置されたＲＦＩＤチップ１００が記憶している情報を読み出す。 - 特許庁

The fluorescence generated from the part to which the fluorescent mark applied specimen DNA is bonded and the fluorescence generated from the DNA chip substrate itself are reflected by the half mirror 3 to be passed through a detecion wavelength selection filter 5, while a wavelength optimum to detection is selected by the detecion wavelength selection filter 5 and the distribution of fluorescence intensity generated from the DNA chip 4 is obtained as an image by a CCD camera 6.例文帳に追加

蛍光標識が付いた検体ＤＮＡが結合した部分と、ＤＮＡチップ基板自体から発生した蛍光はハーフミラー３で反射され、検出波長選択フィルタ５により検出に最適な波長が選択されて通過し、ＣＣＤカメラ６によりＤＮＡチップ４から発生する蛍光強度の分布が映像として得られる。 - 特許庁

The aluminum chips CA scattered at the terminal part of a belt conveyer 40 in the first aluminum chip selection part 14 fall on a segregation adjustment plate 60, bound, are brought down while bounding on the inclined surface route 66 of the second aluminum chip selection part 16, and pass through the suction port 70 of each step part 69 installed in the route 66.例文帳に追加

第１アルミ・チップ選別部１４においてベルトコンベア４０の搬送終端部４０ｂではね飛ばされたアルミ・チップＣＡは、分別調整板６０上に落下してバウンドし、第２アルミ・チップ選別部１６の斜面路６６上でもバウンドしながら降下し、斜面路６６の途中に設けられている各段差部６９の吸気口７０を勢いよく通過する。 - 特許庁

In addition, a changeover switch SW2 is switched so that an image signal AO1 to be serially output from an image sensor IC chip CH1 may be output to an image signal selection circuit and a changeover switch SW3 is switched so that an image signal AO4 to be serially output from an image sensor IC chip CH4 may be output to the image signal selection circuit.例文帳に追加

また、イメージセンサＩＣチップＣＨ１からシリアルアウトされる画像信号ＡＯ１が画像信号選択回路に出力されるように切替スイッチＳＷ２を切り替えるとともに、イメージセンサＩＣチップＣＨ４からシリアルアウトされる画像信号ＡＯ４が画像信号選択回路に出力されるように切替スイッチＳＷ３を切り替える。 - 特許庁

A reference temperature signal outputting part 2 outputs a reference temperature signal tb corresponding to a plurality of different reference temperature compared with temperature of the chip in accordance with a selection signal (s).例文帳に追加

基準温度信号出力部２は、チップの温度と比較される複数の異なる基準温度に対応した基準温度信号ｔｂを、選択信号ｓに応じて出力する。 - 特許庁