「chip selection」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR CHIP SELECTION METHOD, SEMICONDUCTOR CHIP, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体チップ選択方法、半導体チップ及び半導体集積回路装置 - 特許庁

The interface chip IF is provided with a chip selection address generation circuit 42 which generates a chip selection address SID(IF) from address signals and chip selection signals responding to mode signals MODE.例文帳に追加

インターフェースチップＩＦは、モード信号ＭＯＤＥに応じてアドレス信号及びチップ選択信号からチップ選択アドレスＳＩＤ（ＩＦ）を生成するチップ選択アドレス生成回路４２を備える。 - 特許庁

METHOD FOR SELECTING CHIP PRODUCTION LINE, AND DEVICE FOR OUTPUTTING CHIP PRODUCTION LINE SELECTION INFORMATION例文帳に追加

チップ生産ライン選択方法およびチップ生産ライン選択情報出力装置 - 特許庁

CHIP SELECTION SWITCHING CIRCUIT AND MEMORY STRUCTURE AUTOMATIC IDENTIFYING METHOD例文帳に追加

チップセレクト切り替え回路及びメモリ構成自動識別方法 - 特許庁

SEMICONDUCTOR MEMORY DEVICE AND GENERATING METHOD FOR CHIP SELECTION SIGNAL例文帳に追加

半導体メモリ装置及びチップ選択信号発生方法 - 特許庁

To provide a three-dimensional multichip package containing a chip selection pad formed at a chip level.例文帳に追加

チップレベルで形成されたチップ選択用パッドを含む３次元マルチチップパッケージを提供する。 - 特許庁

A plurality of semiconductor chip layers C1-C4 are stacked, Each chip layer is provided with chip selection pads CS1, CS2 connected by chip layers themselves so that a chip selection signal selecting each chip layer is inputted to each chip layer commonly.例文帳に追加

複数の半導体チップ層Ｃ１〜Ｃ４を積層してなり、個々のチップ層を選択するチップ選択信号が各チップ層に共通に入力されるようチップ層同士で接続されたチップ選択パッドＣＳ１、ＣＳ２を、各チップ層に備える。 - 特許庁

This mounted chip test/selection device includes a rotation unit 1 used for carrying a plurality of mounted chips C, a chip test unit 2, and a chip selection unit 4.例文帳に追加

実装チップ検査・選別装置は、複数の実装チップＣを搬送するために用いる回転ユニット１と、チップテストユニット２と、チップ選別ユニット４とを備える。 - 特許庁

To the first chip selection signal input terminal, a chip selection signal to a first memory is inputted from a first control CPU.例文帳に追加

第１のチップセレクト信号入力端子には、第１の制御ＣＰＵから第１のメモリへのチップセレクト信号が入力される。 - 特許庁

To the second chip selection signal input terminal, a chip selection signal to a second memory is inputted from a second control CPU.例文帳に追加

第２のチップセレクト信号入力端子には、第２の制御ＣＰＵから第２のメモリへのチップセレクト信号が入力される。 - 特許庁

Each chip layer is provided with program circuits PG1, PG2 which can program an output signal, and a chip selection discriminating circuit 10 discriminating chip selection on the basis of the chip selection signal and the output signal of the program circuit.例文帳に追加

各チップ層は、出力信号をプログラム可能なプログラム回路ＰＧ１、ＰＧ２と、前記チップ選択信号と前記プログラム回路の出力信号とに基づいてチップ選択を判定するチップ選択判定回路１０と、を備える。 - 特許庁

To provide a parts feeder with high selection performance and accuracy of chip components.例文帳に追加

チップ部品の選別能力・精度が高いパーツフィーダを提供する。 - 特許庁

To reduce a selection process cost and a chip cost by shortening test time.例文帳に追加

テスト時間を短縮し、選別工程コストおよびチップコストを低減する。 - 特許庁

MODULAR CHIP SELECTION CONTROL CIRCUIT, AND RELATED CIRCUIT AND METHOD例文帳に追加

モジュール方式チップ選択制御回路および関連する回路および方法 - 特許庁

In this semiconductor memory, a series of pulse signals is generated responding to that an internal chip selection signal from an internal chip selection buffer is activated when an external chip selection signal transitions from an inactive state to an active state, and hence a chip selection output time tco is made shorter than a conventional output time.例文帳に追加

本発明よる半導体メモリ装置は、外部チップ選択信号が非活性状態から活性状態に遷移する時に内部チップ選択バッファからの内部チップ選択信号が活性化されることに応答して一連のパルス信号を発生するので、従来に比べてチップ選択出力時間ｔｃｏが短縮される。 - 特許庁

The synchronization determination level setting part 40 is provided with a sync chip level detection circuit, a comparison circuit, a chip level selection circuit, a sync chip level holding part, and an adder.例文帳に追加

同期判定レベル設定部は、シンクチップレベル検出回路、比較回路、チップレベル選択回路、シンクチップレベル保持部及び加算器を備える。 - 特許庁

To provide a semiconductor memory in which a chip selection output time is shortened.例文帳に追加

チップ選択出力時間が短縮された半導体メモリ装置を提供する。 - 特許庁

The CPU performs control to change the valid range of the first chip selection signal to the chip selection switching circuit and performs control, to invalidate to the second chip selection signal in the case of the memory structure with one 8Mbit.例文帳に追加

ＣＰＵは、上記の結果より得た情報を基に、８Ｍｂｉｔ１個のメモリ構成の場合は、チップセレクト切り替え回路に第１のチップセレクト信号の有効な範囲を変更する制御を行い、第２のチップセレクト信号には無効となる制御を行う。 - 特許庁

The number of memory regions, the access pipeline depth, and the number of chip selection signals are independent respectively, and may be changed with reference to chip designs.例文帳に追加

メモリ領域数、アクセスパイプライン深さ、およびチップ選択信号数は独立でありチップ設計に応じて変え得る。 - 特許庁

The memory module includes a first chip selection signal input terminal, a second chip selection signal input terminal, a first input/output terminal, a second input/output terminal.例文帳に追加

メモリモジュールは、第１のチップセレクト信号入力端子と、第２のチップセレクト信号入力端子と、第１の入出力端子と、第２の入出力端子とを備える。 - 特許庁

This device semiconductor memory is provided with a programming resister, an input buffer control circuit, and a chip selection circuit.例文帳に追加

プログラミングレジスタ、入力バッファ制御回路及びチップ選択回路を具備する。 - 特許庁

The apparatus for measuring on-chip characteristics includes an oscillation unit, a timing inspection unit and a selection unit.例文帳に追加

オンチップ特性測定装置は、発振部、タイミング検査部及び選択部を含む。 - 特許庁

When the chip selection signal designated by the jth chip selection designation signal is active and when it is judged that the access is the access to the jth data storage part, the access is permitted.例文帳に追加

第ｊのチップセレクト指定レジスタで指定されたチップセレクト信号がアクティブで、第ｊのデータ記憶部に対するアクセスであると判別されたとき、アクセスが許可される。 - 特許庁

The management circuit 420 for each class and the selection circuit 405 are integrated on an IC chip.例文帳に追加

クラス別管理回路４２０及び選択回路４０５は、ＩＣチップに集積される。 - 特許庁

The selection is carried out prior to reading of the information recorded in the IC chip.例文帳に追加

この選択は、ＩＣチップに記録された情報の読み出しに先立って行われる。 - 特許庁

The analog switch SW5 is on/off-controlled by a chip selection signal CS5 (low active).例文帳に追加

アナログスイッチＳＷ５は、チップ選択信号ＣＳ５（ローアクティブ）により、オン／オフ制御される。 - 特許庁

Specifically, the first memory chip can be directly accessed from the outside through selection of the external signal by the first selection circuit at a test mode.例文帳に追加

すなわち、試験モード時に、第１選択回路により外部信号を選択することで、第１メモリチップを外部から直接アクセスできる。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

Further, in this device, a designer can adjust a chip selection output time tco, and hence the chip selection output time tco can be shortened and set to be equal to an address access time tAA.例文帳に追加

さらに本発明では、設計者がチップ選択出力時間ｔｃｏを調節できるので、チップ選択出力時間ｔｃｏをアドレスアクセル時間ｔ_ＡＡと同一に短縮させて設定できる。 - 特許庁

While the chip selection electrode 121 of each semiconductor chip 100 is connected to only mutually different chip selection terminals 131-134, connection terminals are connected to compose a stacked semiconductor electronic component 10 where a plurality of semiconductor chips 100 are stacked.例文帳に追加

各半導体チップ100のチップセレクト電極121が互いに異なる１つのチップセレクト端子131〜134のみに接続された状態にして、接続端子同士を接続して複数個の半導体チップ100を積み重ねた積層半導体電子部品10を構成する。 - 特許庁

To provide a laminated semiconductor device which has a small-scaled circuit required for the selection operation of a core chip.例文帳に追加

積層型の半導体装置においてコアチップの選択動作に必要な回路の規模を縮小する。 - 特許庁

A polypeptide is coupled with a surface plasmon resonance sensor chip through an NTA group, to thereby acquire the surface plasmon resonance sensor chip used for selection of the nucleic acid.例文帳に追加

表面プラズモン共鳴センサーチップにＮＴＡ基を介してポリペプチドを結合せしめて、核酸の選別のために用いる表面プラズモン共鳴センサーチップとする。 - 特許庁

The interface chip 120 is provided with a chip selection signal generating circuit, capable of individually activating the plurality of memory chips 110-113, on the basis of address signals supplied via the terminal CA and chip selection signals supplied via the terminal CS.例文帳に追加

インターフェースチップ１２０は、端子ＣＡを介して供給されるアドレス信号及び端子ＣＳを介して供給されるチップ選択信号に基づいて、複数のメモリチップ１１０〜１１３を個別に活性化可能なチップ選択信号発生回路を有している。 - 特許庁

To provide a data transfer controller whose circuit configuration is simplified by making incorporating a decoder for a chip selection signal for outputting a signal incorporated therein, corresponding to a chip selection signal outputted from a CPU.例文帳に追加

ＣＰＵから出力されるチップ選択信号に対応する信号を出力するチップ選択信号用デコーダを内蔵させることにより回路構成を簡略化したデータ転送制御装置を提供する。 - 特許庁

To provide a semiconductor chip that has a chip selection terminal and can connect different types of terminals by stacking, to provide a stacked semiconductor electronic component using the semiconductor chip, and to provide a manufacturing method of the stacked semiconductor electronic component.例文帳に追加

チップセレクト端子を有し且つ積み重ねて互いに同種の端子を接続できる半導体チップ並びにこれを用いた積層半導体電子部品及びその製造方法を提供する。 - 特許庁

The first to P-th memory module groups are operated by corresponding first to P-th chip selection signals.例文帳に追加

第１ないし第Ｐメモリモジュール群は対応される第１ないし第Ｐチップ選択信号によって動作する。 - 特許庁

To provide a PC(personal computer) card which can flexibly deal with the change of a memory with no chip selection signal required.例文帳に追加

チップセレクト信号を必要とせず、メモリの変更に柔軟に対応することができるＰＣカードを提供する。 - 特許庁

A temperature selection system is formed so as to actively select the chip target temperature based on a case temperature.例文帳に追加

温度選択システムは、ケース温度に基づいて、チップ目標温度を動的に選択するように構成される。 - 特許庁

The upper bits of the address selected by the multiplexer 32 are decoded by a decoder 31, and a chip selection signal is generated.例文帳に追加

マルチプレクサ３２で選択されたアドレスの上位ビットをデコーダ３１でデコードしてチップ選択信号を生成する。 - 特許庁

As a result, the bypass function of the display controller can be realized by using the fewer chip selection signal lines.例文帳に追加

したがって、より少ないチップセレクト信号線を用いてディスプレイコントローラのバイパス機能を実現することができる。 - 特許庁

A memory controller 110 is connected to each memory device 130 via a communication route 50 for transmitting a column chip selection signal to the memory device 130, and via a communication route 60 for transmitting a line chip selection signal to the memory device 130.例文帳に追加

メモリコントローラ１１０は、列チップ選択信号をメモリデバイス１３０に送信するための通信経路５０と、行チップ選択信号をメモリデバイス１３０に送信するための通信経路６０とを介して各メモリデバイスに接続される。 - 特許庁

A command buffer receives a command signal for instructing a memory operation when a chip select signal for instructing a selection of chip is actuated, and outputs it as an internal command signal.例文帳に追加

コマンドバッファは、メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力する。 - 特許庁

This multichip includes a first chip enabled by a first chip selection signal to report its own condition to a first ready/busy signal and a second chip enabled by a second chip selection signal to report its own condition to a second ready/busy signal, and a control signal is connected to the first and second chips for mutual operation with an external host.例文帳に追加

本発明のマルチチップは、第１チップ選択信号によりイネーブルされ、第１レディー／ビジー信号に自己の状態を知らせる第１チップと、第２チップ選択信号によりイネーブルされ、第２レディー／ビジー信号に自己の状態を知らせる第２チップとを含み、外部ホストとの相互動作のために、制御信号が第１及び第２チップに連結される。 - 特許庁

To reduce the number of the through-conductors less than the DRAM chips to be selected in a DRAM chip selection method.例文帳に追加

ＤＲＡＭチップ選択方法において、選択対象であるＤＲＡＭチップの数よりも貫通配線の本数を減らすこと。 - 特許庁

To provide a D/A converter capable of reducing the number of gates constituting a selection circuit to reduce a chip area.例文帳に追加

選択回路を構成するゲート数を削減しチップ面積を低減することができるＤ／Ａ変換器を提供する。 - 特許庁