「chip selection」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a test circuit for hysteresis voltage width measurement and a measuring method of the hysteresis voltage width capable of simplifying the test circuit by dispensing with installation of a mode decoder for test signal selection, and suppressing to the minimum the increase of a chip area for the test circuit.例文帳に追加

テスト信号選択用のモードデコーダを設けなくて済んでテスト回路を簡略化することができるとともに、テスト回路のためのチップ面積の増加を最小限に抑えることができるヒステリシス電圧幅測定用のテスト回路およびそのヒステリシス電圧幅の測定方法を提供する。 - 特許庁

In a controller IC 3 wherein a decoding part 5 for decoding a video signal from a tuner 2 and a control part 7 for controlling a liquid crystal display part 4 on which an image of the decoded video signal is displayed are built in a one-chip semiconductor, a signal selection part 6 is provided between the decoding part 5 and the control part 7.例文帳に追加

チューナ２からのビデオ信号をデコードするデコード部５と、デコードされたビデオ信号の映像が表示される液晶表示部４を制御する制御部７とが１チップ半導体に組み込まれたコントローラＩＣ３において、デコード部５と制御部７との間に信号選択部６を設ける。 - 特許庁

In a drain potential generation circuit 10A, PMOSs 15 and 17 and NMOSs 16 and 18 with a large on-state resistance generate prescribed drain potential MCD with a small drive capability, though regardless of the existence/absence of a chip selection signal/CE, and the drain potential MCD is supplied to respective memory arrays MA0 to MAp.例文帳に追加

ドレイン電位発生回路１０Ａにおいて、オン抵抗の大きなＰＭＯＳ１５，１７とＮＭＯＳ１６，１８により、チップ選択信号／ＣＥの有無に拘らず、駆動能力は小さいが所定のドレイン電位ＭＣＤが発生され、各メモリアレイＭＡ０〜ＭＡｐに供給される。 - 特許庁

A mode signal 105 is generated with a mode control section 103 and changes over the input of a selection circuit 108 at an input control section 102, depending on the condition of the package including the mounted semiconductor chip whether it is a multiple-pin package or a lesser-pin package.例文帳に追加

半導体チップを搭載するパッケージが多ピンパッケージであるか少ピンパッケージであるかに応じてモード制御部１０３でモード信号１０５を生成し、入力制御部１０２においてモード信号１０５により選択回路１０８の入力を切り換えるように制御する。 - 特許庁

The address signal DAD for data transfer is configured of an address signal DADL for data transfer, corresponding to a lower level address(address signal ADL from a CPU 1) and an address signal DADU for data transfer corresponding to a higher level address(chip selection signal CS2 from the CPU 1).例文帳に追加

データ転送用アドレス信号ＤＡＤは、下位アドレス（ＣＰＵ１からのアドレス信号ＡＤＬ）に対応するデータ転送用アドレス信号ＤＡＤＬ、及び上位アドレス（ＣＰＵ１からのチップ選択信号ＣＳ２）に対応するデータ転送用アドレス信号ＤＡＤＵで構成される。 - 特許庁

The vehicle is provided with, on a vehicle 1 of self traveling type, means 8, 19 to select an empty can from a recovered material, a means 16 to crush the selected empty can by the selection means 8, 19 and a means 17 to select a crushed chip obtained by the crushing means 16 based on its material property.例文帳に追加

自走式の車両１上に、回収物より空缶を選別する手段８、１９と、該選別手段８、１９により選別された空缶を破砕する手段１６と、該破砕手段１６により得られた破砕チップをその材質によって選別する手段１７とを備える。 - 特許庁

Since the light emitting element array chip 1 wherein a common selection signal is inputted to anodes (as) of the switching thyristors S can be emitted, time division driving for sharing a light emitting signal and a control signal between a plurality of light emitting element array chips 1 can be achieved.例文帳に追加

スイッチ用サイリスタＳのアノードａｓに共通の選択信号が入力されている発光素子アレイチップ１を発光させることができるので、発光信号および制御信号を複数の発光素子アレイチップ１間で共用する時分割駆動を実現することができる。 - 特許庁

To obtain a semiconductor integrated circuit facilitating installation of a terminal at a periphery of a chip and needing no external controller for controlling generation of a selection address signal by limiting number of terminals for measuring characteristics to measure the characteristics of a plurality of elements to be measured.例文帳に追加

複数の被測定素子の特性を測定する特性測定用端子数を必要最小限にして、チップ周辺部における端子の設置を容易にし、また、選択アドレス信号の発生を制御する外部制御装置を必要としない半導体集積回路およびその特性測定方法を提供する。 - 特許庁

This television receiver adopting a V chip system performs tuning to a designated channel, also acquires rating information (S12) when a program selection operation is performed (S11) and shows the acquired rating information together with program video obtained by tuning on an indicator (S13).例文帳に追加

Ｖチップ方式採用のテレビジョン受像機において、番組の選局操作が行われた場合に、指定されたチャンネルにチューニングを行うとともにレーティング情報を取得する手段、およびチューニングによって得られた番組映像とともに、取得されたレーティング情報を、表示器に表示させる手段を備えている。 - 特許庁

In an optimum resource selection table 62, the attributes of image data to be processed, and image processing resources capable of attaching a rank suited to the image processing of the image data of the attribute and performing the image processing of the image data of the attribute, information for identifying soft JPEG codec 52 and information for identifying a multimedia chip 54 for instance, are stored.例文帳に追加

最適リソース選択テーブル６２には、処理する画像データの属性と、その属性の画像データの画像処理に適した順位を付して、その属性の画像データの画像処理が可能な画像処理リソース、例えば、ソフトＪＰＥＧコーデック５２を識別する情報と、マルチメディアチップ５４を識別する情報とが記憶されている。 - 特許庁

The semiconductor storage device comprises a base board 101 provided with the command/address external terminal group CA, the data input/output external terminal group DQ and a single-chip selection external terminal CS, and the plurality of memory chips 110-113 laminated on the base board 101 and capable of reading operation and writing operation independently, respectively.例文帳に追加

コマンド・アドレス外部端子群ＣＡ、データ入出力外部端子群ＤＱ、並びに、単一のチップ選択外部端子ＣＳを有するベース基板１０１と、ベース基板１０１上に積層され、それぞれ単独で読み出し動作及び書き込み動作が可能な複数のメモリチップ１１０〜１１３とを備える。 - 特許庁

A selector 103 selects a high-speed serial output as an inspection target from high-speed serial outputs of a plurality of high-speed operation circuits 105 according to a chip selection signal CS, and outputs it to a serial-to- parallel converter 102, which in turn converts it into a low-speed parallel output and outputs it to a low-speed LSI tester 100.例文帳に追加

複数の高速動作回路１０５の高速シリアル出力のうち、チップセレクト信号ＣＳによりセレクタ１０３で検査対象となる高速シリアル出力を選択してシリアルパラレル変換器１０２に出力し、シリアルパラレル変換器１０２で低速パラレル出力に変換して低速ＬＳＩテスタ１００に出力する。 - 特許庁

An input signal judging circuit 16 judges a signal input into a serial interface terminal as the signal for setting the reference point, and outputs an ON-signal to an angle calculation circuit 10 via a reference point setting circuit 11, when a serial clock signal SCLK is maintained high for a fixed time after a chip selection signal CSCLK gets active.例文帳に追加

入力信号判断回路１６は、チップセレクト信号ＣＳＣＬＫがアクティブになった後、シリアルクロック信号ＳＣＬＫがハイで一定時間保持されていると、シリアルインターフェース端子に入力された信号が基準点設定のための信号であると判断して、基準点設定回路１１を介して角度計算回路１０にオン信号を出力する。 - 特許庁

Signal lines (address buses) 24, 26 for applying a chip selection signal to the terminals of the first and second ROMs 31, 33 from the main board 201 are provided so as to be made accessible to not only the second ROM 33 but also the first ROM 31 using a bus line 22 for connecting a memory control part 25 and the second ROM 33.例文帳に追加

メモリ制御部２５と第２のＲＯＭ３３とを接続するバスライン２２を使用して、第２のＲＯＭ３３だけでなく第１のＲＯＭ３１へもアクセスが可能なように、メインボード２０１側から第１のＲＯＭ３１、第２のＲＯＭ３３の端子に対し夫々チップセレクト信号を印加するための信号線（アドレスバス）２４、２６が備えられている。 - 特許庁

A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB.例文帳に追加

アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。 - 特許庁

Furthermore, the inverters (f_0^-1)14_0 to (f_x^-1)14_2_n-1 are time-sequentially selected repeatedly by a second selector 15 on the basis of a chip selection signal CSN to be input from the outside, and the output signal of the selected inverter is supplied to a ROM body 11 as an internal address signal.例文帳に追加

さらに、外部から入力されるチップセレクト信号ＣＳＮに基づいて逆変換機（ｆ_０^−１）１４＿０，…，逆変換機（ｆ_ｘ^−１）１４＿２^ｎ−１を第２の選択機１５で時系列的に繰り返し１つずつ選択し、選択された逆変換機の出力信号を、内部アドレス信号としてＲＯＭ本体１１に供給する。 - 特許庁

A processing circuit 4 once accepts an AD conversion command and after that, does not process the content of a command other than the AD conversion command even if the command is accepted until a termination command for performing termination instruction of A/D conversion processing and an invalid signal of a chip selection signal CS are accepted as termination instruction signals and an A/D conversion part 5 continuously executes the A/D conversion processing.例文帳に追加

処理回路４は、ＡＤ変換コマンドを一旦受付けた後、Ａ／Ｄ変換処理を終了指示するための終了コマンドやチップセレクト信号ＣＳの無効信号を終了指示信号として受け付けるまでＡＤ変換コマンド以外のコマンドを受け付けたとしても当該コマンドの内容を処理することなく、Ａ／Ｄ変換部５がＡ／Ｄ変換処理を継続実行する。 - 特許庁