「dS3」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

After addition of DS3, the buffer server BS2 manages the number, three units of disk servers used thereby and the order of disk servers DS1, DS2, and DS3.例文帳に追加

ＤＳ３増設後、バッファサーバＢＳ２は、それが使用するディスクサーバの個数３個と、ディスクサーバＤＳ１、ＤＳ２、ＤＳ３の順番を管理する。 - 特許庁

In Figure 1, a DS2 of a description source is referenced to a DS3 separated from the description and the DS3 is referenced to the DS2 of the division source.例文帳に追加

図１では分離したＤＳ３の下に分離元であるＤＳ２への参照を付けるとともに、分離元のＤＳ２の下にはＤＳ３への参照を付ける。 - 特許庁

The data circuit REGR has data storage parts DS1, DS2, and DS3.例文帳に追加

データ回路ＲＥＧＲは、データ記憶部ＤＳ１，ＤＳ２，ＤＳ３を有する。 - 特許庁

To provide a technology which enables transmission of DS3 signals by a VC-2 path or the like.例文帳に追加

ＤＳ３信号をＶＣ−２パス等で伝送できる技術を提供すること。 - 特許庁

At the time of reading, a high-order bit is latched to the latch circuit DS4 through a sense latch DS3.例文帳に追加

リード時、上位ビットは、センスラッチＤＳ３を経由して、ラッチ回路ＤＳ４にラッチされる。 - 特許庁

The exchange sums a quality characteristic value DS3 in a line unit DS3 with respect to a caller terminal 10 and compares the sum with a permissible value in response to the reception of a SETUP message from the caller terminal 10.例文帳に追加

発側端末１０からのＳＥＴＵＰメッセージの受信に応じて発側端末１０との回線装置ＤＳ３の品質特性値ＤＳ３を加算して許容値と比較する。 - 特許庁

A data transfer circuit Qn10 is connected between the data storage part DS1 and the data storage part DS3.例文帳に追加

データ記憶部ＤＳ１とデータ記憶部ＤＳ３との間には、データ転送回路Ｑｎ１０が接続される。 - 特許庁

A data transfer circuit Qn9 is connected between the data storage part DS2 and the data storage part DS3.例文帳に追加

データ記憶部ＤＳ２とデータ記憶部ＤＳ３との間には、データ転送回路Ｑｎ９が接続される。 - 特許庁

To receive asynchronous DS3 signal independent of kind of VC corresponding to a VC switch function provided to an objective SDH transmission device, and to reduce occurrence of staff jitter at restoring DS3 signal independent of VC kind or quantity of SDH signal for receiving DS3 signal.例文帳に追加

対象となるＳＤＨ伝送装置が具備するＶＣスイッチ機能の対応ＶＣ種別に依らず非同期ＤＳ３信号を収容することができ、且つ、ＤＳ３信号を収容するＳＤＨ信号ＶＣ種別およびその個数に依らず、ＤＳ３信号復元時のスタッフジッタ発生量を低減すること。 - 特許庁

To multiplex data series in byte units by a specific frame such as a DS3 frame, etc., with the slow operation circuit constitution of a transmission device side and to actualize a data restoring circuit on a reception device side with a small circuit scale.例文帳に追加

DS3フレーム等の所定フレームによりバイト単位の複数のデータ列を多重伝送する際に、送信装置側を低速動作の回路構成で実現でき、また受信装置側のデータ復元回路を小さい回路規模で実現する。 - 特許庁

An intermediate frame forming part 105 forms intermediate frame data IFD1 from the DS3 signal by an intermediate frame.例文帳に追加

中間フレーム生成部１０５はＤＳ３信号から中間フレームによる中間フレームデータＩＦＤ１を生成する。 - 特許庁

Amapping control section 9 assigns data with a prescribed size to a transmission available area on each block to map MPEC2 TS data on a DS3 frame and nearly uniformly distribute the MPEG2 TS data over a plurality of blocks.例文帳に追加

マッピング制御部９は、MPEG2 TSデータをDS3 フレームにマッピングすべく、フレームの各ブロック内の伝送可能領域に所定の大きさのデータを割り当て複数のブロックにわたってほぼ均一に分散して一連のデータを配置するように制御を実行する。 - 特許庁

A DS3 interface circuit 21 terminates a DS3 signal from a signal received from a DS3 network and subjected to ATM mapping and an ATM CELL extract circuit 22 extracts an ATM cell from the resulting signal, an ATM CELL/North American new synchronous SONET STS mapping section 23 maps the ATM CELL on a SONET frame and transmits the resulting frame to the SONET network.例文帳に追加

ＤＳ３ネットワークから入力された、ＡＴＭマッピングの行われた信号は、ＤＳ３インターフェース回路２１において、ＤＳ３信号が終端された後、ＡＴＭ ＣＥＬＬ抽出回路２２でＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米新同期ＳＯＮＥＴ ＳＴＳマッピング部２３において、ＡＴＭセルがＳＯＮＥＴフレームにマッピングされ、ＳＯＮＥＴネットワークに送出される。 - 特許庁

For an ATM mapped signal input from a DS3 network, after a DS3 signal is terminated in a DS3 interface circuit 21, an ATM cell is extracted in an ATM CELL extraction circuit 22, then the ATM cell is mapped to a SONET frame in an ATM CELL/SONET STS mapping part 23 to be sent out to a SONET network.例文帳に追加

ＤＳ３ネットワークから入力された、ＡＴＭマッピングの行われた信号は、ＤＳ３インターフェース回路２１において、ＤＳ３信号が終端された後、 ＡＴＭ ＣＥＬＬ抽出回路２２でＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米新同期ＳＯＮＥＴ ＳＴＳマッピング部２３において、ＡＴＭセルがＳＯＮＥＴフレームにマッピングされ、ＳＯＮＥＴネットワークに送出される。 - 特許庁

The deviation is reflected on the decode signals DS1 to DS3, and a phase lag or a phase lead is detected by a signal P1 or P2.例文帳に追加

このずれはデコード信号ＤＳ１〜ＤＳ３に反映され、信号Ｐ１またはＰ２により位相遅れまたは位相進みが検出される。 - 特許庁

In a DPLL circuit 10, data shift circuits DS1-DS3 generate a plurality of pieces of serial data synchronized with a source clock CLK from reception data.例文帳に追加

ＤＰＬＬ回路１０のうち、データシフト回路ＤＳ１〜ＤＳ３は受信データからソースクロックＣＬＫで同期を取った複数のシリアル・データを生成する。 - 特許庁

To provide a DS3(digital signal level 3) demapping circuit that can reduces a delay in a data signal in the case of demapping from an STM 1(synchronous transfer mode 1) signal to a VC3(virtual container 3) signal.例文帳に追加

ＳＴＭ１信号からＶＣ３信号へのデマッピングにおけるデータ信号の遅延量を少なくすることが可能なＤＳ３デマッピング回路を提供する。 - 特許庁

Thumbnail image data DT by thinning out a main image of RAW data DR is recorded with quality-of-image correction information DS0 to DS3 at the time of photography.例文帳に追加

撮像したＲＡＷデータＤＲのメイン画像の間引きによるサムネイル画像データＤＴを，撮影時の画質補正情報ＤＳ０乃至ＤＳ３と共に記録する。 - 特許庁

The distances DL1 and DL2 between the mutually adjoining elastic fiber groups are larger than either of intervals DS1, DS2 and DS3 between the mutually adjoining elastic fibers.例文帳に追加

互いに隣接する弾性糸群の間の距離ＤＬ１，ＤＬ２は、各弾性糸群における弾性糸の間隔ＤＳ１，ＤＳ２，ＤＳ３のいずれよりも大きい。 - 特許庁

For an STS signal input from the SONET network, an STS frame is terminated in an STS de-mapping circuit, the ATM cell is extracted in the ATM CELL extraction circuit 26, and the ATM cell is mapped to the DS3 signal in the ATM CELL/Asynchronous DS3 mapping part 27 to be sent out.例文帳に追加

また、ＳＯＮＥＴネットワーク からＳＴＳ信号が入力された場合には、ＳＴＳデマッピング回路において、ＳＴＳフレームが終端され、ＡＴＭ ＣＥＬＬ抽出回路２６において、ＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部２７において、ＡＴＭセルがＤＳ３信号にマッピングされて送出される。 - 特許庁

When an STS signal is received from the SONET network, an STS de-mapping circuit terminates the STS frame, an ATM CELL extract voltage 26 extracts the ATM cell, and an ATM CELL/North American new synchronous DS3 mapping section 27 maps the ATM cell on the DS3 signal and transmits the resulting signal.例文帳に追加

また、ＳＯＮＥＴネットワークからＳＴＳ信号が入力された場合には、ＳＴＳデマッピング回路において、ＳＴＳフレームが終端され、ＡＴＭ ＣＥＬＬ抽出回路２６において、ＡＴＭセルが抽出され、ＡＴＭ ＣＥＬＬ／北米非同期ＤＳ３マッピング部２７において、ＡＴＭセルがＤＳ３信号にマッピングされて送出される。 - 特許庁

The light emitting chip Ca1 (C) includes: light emitting thyristors L1, L2, L3, ...; transfer thyristors T1, T2, T3, ...; and diode switches Ds1, Ds2, Ds3, ... arrayed in lines on a substrate 80.例文帳に追加

発光チップＣａ１（Ｃ）は、基板８０上に列状に配列された発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタＴ１、Ｔ２、Ｔ３、…、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…を備えている。 - 特許庁

A capacitor Cs is connected through a sub-diode Ds3 to a main switch M1, and a primary side coil T1 of a transformer T and a sub-switch S1 are connected in parallel to the capacitor Cs.例文帳に追加

メインスイッチＭ１には、サブダイオードＤｓ３を介してコンデンサＣｓが接続され、コンデンサＣｓには、トランスＴの１次側コイルＴ１およびサブスイッチＳ１が並列接続されている。 - 特許庁

Each diode switch Ds1, Ds2 Ds3, ... is composed of a pair of a writing diode Dw1, Dw2, Dw3, ... and a writing resistance Rw1, Rw2, Rw3, ... of the same number.例文帳に追加

なお、ダイオードスイッチＤｓ１、Ｄｓ２、Ｄｓ３、…は、それぞれが書込ダイオードＤｗ１、Ｄｗ２、Ｄｗ３、…と、書込抵抗Ｒｗ１、Ｒｗ２、Ｒｗ３、…の同じ番号のペアで構成されている。 - 特許庁

The reticle fine movement stage unit RFS is subjected to feed forward control by using a control signal DS3 obtained by acceleration velocity information stored in the acceleration table 64 via a zero phase filter 65.例文帳に追加

この加速度テーブル６４に記憶された加速度を情報をゼロ位相フィルタ６５を介して得られる制御信号ＤＳ３を用いてレチクル微動ステージユニットＲＦＳのフィードフォワード制御を行う。 - 特許庁

In the case of the list display of image pick-up result, the thumbnail image data DT is extracted from a RAW data file, and the quality-of-image correction information DS0 to DS3 perform a correction, and is displayed.例文帳に追加

撮像結果の一覧表示の際には，ＲＡＷデータファイルからサムネイル画像データＤＴを抽出し，画質補正情報ＤＳ０乃至ＤＳ３により補正を行って表示する。 - 特許庁

To provide a digital transmission that is not susceptible to the effect of the performance of a reception circuit section 2 and can conduct a DS3 transmission pulse mask test without the need for a '001' pattern generator 20 at the outside of the transmission apparatus.例文帳に追加

受信回路部２の性能による影響を受けることなく、且つ、外部に“００１”パターン発生器２０を用意しなくともＤＳ３送信パルスマスク試験を行なうことができるディジタル伝送装置を提供する。 - 特許庁

The voltage amplitude of pulses being applied to scanning and common electrodes is selected from a plurality of beforehand set voltage values including design voltages by externally operating dip switches DS1, DS2 and DS3.例文帳に追加

走査電極に印加するパルス及び共通電極に印加するパルスの電圧振幅を、ディップスイッチＤＳ１、ＤＳ２、ＤＳ３を外部から操作して、設計電圧を含む複数の予め定められた電圧値から択一的に選択できるようにする。 - 特許庁

The scaling part 13 scales each pixel value of DS1 in accordance with a measurement of the range of pixel values of DS1 such that the difference image signal DS1 can be represented in grayscale with a predetermined bit width, to output a scaled difference image signal DS3.例文帳に追加

スケーリング部１３は、予め定められたビット幅で差分画像信号ＤＳ１を階調表現できるように、ＤＳ１の画素値の変化幅の計測結果に応じてＤＳ１の各画素値をスケーリングし、スケーリング後の差分画像信号ＤＳ３を出力する。 - 特許庁

Intermediate signal synchronous with system clock of a device is generated, in which the asynchronous DS3 signal is housed by pulse staff synchronous process, which is synchronously received in the SDH signal for transmission.例文帳に追加

装置のシステムクロックに同期した中間信号を発生し、この発生した中間信号に非同期ＤＳ３信号をパルススタッフ同期処理して収容し、この非同期ＤＳ３信号をスタッフ同期収容した中間信号をＳＤＨ信号に同期収容して伝送する。 - 特許庁

The MFP then modifies the electronic document file DM to create electronic document files DSi (DS1, DS2, DS3) for transmission to transmission destinations RVi (RV1, RV2, RV3) and transmits the electronic document files DSi for transmission to the transmission destinations RVi.例文帳に追加

そして、当該ＭＦＰは、電子文書ファイルＤＭに変更を加えて各送信先ＲＶｉ（ＲＶ１、ＲＶ２、ＲＶ３）への送信用電子文書ファイルＤＳｉ（ＤＳ１、ＤＳ２、ＤＳ３）を作成し、当該送信用電子文書ファイルＤＳｉを各送信先ＲＶｉに送信する。 - 特許庁

The temperature of deposition stages DS1-DS5 is set to rise stepwise in accordance with the carrying order of a wafer W and a tungsten film is deposited while carrying the wafer W in the order of deposition stages DS1→DS2→DS3→DS4→DS5.例文帳に追加

ウェハＷの搬送順序に従って各デポステージＤＳ１〜ＤＳ５の温度が段階的に高くなるように設定し、ポステージＤＳ１→デポステージＤＳ２→デポステージＤＳ３→デポステージＤＳ４→デポステージＤＳ５の順序でウェハＷの搬送を行いながら、タングステンの成膜を行う。 - 特許庁

In this system, an expensive line editor like a CNE is unnecessary, and not only lines of DS1 bus also very high-speed lines like DS3 can be taken as the object with respect to the transmission speed of broadcast type services, and large-capacity data like picture information can be transmitted by the same system as DS1.例文帳に追加

本発明によればＣＮＥ等の高価な回線編集装置は不要であり、放送型サービスの伝送速度もＤＳ１だけでなくＤＳ３のような超高速回線も対象とすることができ、画像情報等の大容量データの伝送についても、ＤＳ１と全く同様の方式によって可能となる。 - 特許庁