「expansion bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Here, what one bit signal of 2.8224 MHz inputted from an input terminal 42 is weighted by the triangular window function at the triangular window curtain bit expansion part 43 is accumulated by the adding+thinning circuit part 44 and thereby a convolution integral is carried out.例文帳に追加

ここで、三角窓掛けビット拡張部４３で入力端子４２から入力された２．８２２４ＭＨｚ、１ビット信号に三角窓関数の重み付けをしたものが、足し合せ＋間引き回路部４４において累積加算されることにより畳み込み積分が行われる。 - 特許庁

An 8-bit RGB signal outputted from an expansion connector 34 is outputted to one of a DVCPRO compression circuit 41 or a DV compression circuit of a digital animation output board 40.例文帳に追加

拡張コネクタ３４から出力される８ビットＲＧＢ信号は、デジタル動画出力基板４０のＤＶＣＰＲＯ圧縮回路４１又はＤＶ圧縮回路の一方に出力される。 - 特許庁

A data expansion section 31 expands the parallel data to a bit width corresponding to a high data rate to generate first and second expanded parallel data of two systems in which fraction bits are inserted at different positions.例文帳に追加

データ伸張部３１は，このパラレルデータを高速データレートに対応するビット幅にデータ伸張し，異なる位置に端数ビットを挿入した２系統の第１および第２の伸張パラレルデータを生成する。 - 特許庁

In the case of mapping each of data of the bit stream on the base vector, only low frequency components of the image are used to maintain the reproducibility of the bit stream at decoding and expansion on the basis of the characteristic of encoding compression that the encoding compression is concentrated on low frequency components of a natural image and high frequency components are rounded off.例文帳に追加

このとき、自然画像では低周波成分に集中し高周波成分が丸め込まれる、という符号化圧縮の特性から、ビット・ストリームの各データを基底ベクトルにマッピングする際には、低周波成分のみを使用することによって、復号化伸張時におけるビット・ストリームの再現性の維持を図る。 - 特許庁

The cell node stage potential setting circuit 121 is constituted of expansion word lines WLHLD<0>, <1>, and NMOS transistors QN21, QN22 controlled by this and fixing bit lines BLt, BLc to VSS.例文帳に追加

セルノード段電位設定回路１２１は、拡張ワード線ＷＬＨＬＤ＜０＞，＜１＞と、これにより制御されてビット線ＢＬｔ，ＢＬｃをＶＳＳに固定するためのＮＭＯＳトランジスタＱＮ２１，ＱＮ２２により構成される。 - 特許庁

To provide a packet multiplexer capable of inserting an appropriate inter-packet gap between packets even if the transmission speed of a communication line is accelerated, and packets having a wider data width are multiplexed due to multiple bit expansion.例文帳に追加

回線速度が高速化され、多ビット展開によってより大きなデータ幅のパケットを多重化する場合であっても、パケット間に適切なインターパケットギャップを挿入することができるパケット多重化装置を提供する。 - 特許庁

Furthermore, since a random function G for bit expansion in the conventional OAEP ++-ES system is dispensed with, by restricting output size of a first random function H', use of the random function is reduced to twice.例文帳に追加

更に、第１のランダム関数Ｈ’の出力サイズを制限することにより、従来のＯＡＥＰ＋＋−ＥＳ方式におけるビット拡張用のランダム関数Ｇを不要としたので、ランダム関数の使用を２回に削減できる。 - 特許庁

To provide an intake air control system of an internal combustion engine which can prevent the bit of a throttle body 6 with a throttle valve 1 by the difference of a thermal expansion coefficient between the throttle body 6, throttle valve 1 and its shaft 2.例文帳に追加

スロットルボディ６とスロットル弁１およびそのシャフト２との熱膨張係数の差によるスロットルボディ６とスロットル弁１のかじりを防止することのできる内燃機関用吸気制御装置を提供する。 - 特許庁

To reduce errors without the need for expansion of the bit length or for additional bits in the case of hierarchical coding where high-order hierarchical data are generated by a sum or a mean value of four adjacent pixels in a low-order layer.例文帳に追加

下位階層の隣接する４画素の合計値または平均値によって上位階層データを形成する階層符号化において、ビット長の拡張または付加ビットを必要とせずに誤差を軽減する。 - 特許庁

To reduce "lift" or "expansion" of excavated soil by rationally releasing a transfer air for discharging a cleaning iron powder from soil into the atmosphere to reduce an air pressure at the periphery of an excavation bit.例文帳に追加

浄化用鉄粉の吐出のための搬送空気を合理的に土壌中から大気へ放出し、掘削ビット周囲の空気圧を低下させることによって、掘削土壌の「浮き上がり」又は「膨張」を低減させようとするものである。 - 特許庁

Address data, write data to be transmitted from a personal computer 200 by every 8 bits are formed as 32 bit data, outputted to the memory controller 205 and write of the data to a device mapped to a prescribed address is performed in the expansion circuit 203.例文帳に追加

増設回路２０３にて、パーソナルコンピュータ２００から８ビットずつ送信されるアドレスデータ、書き込みデータを、３２ビットデータに形成し、メモリコントローラ２０５に出力し、所定のアドレスにマッピングされたデバイスに対するデータの書き込みを行う。 - 特許庁

The method for encoding digital data includes a stage for generating band expansion information by outputting band-limited data by performing band expansion encoding of digital data, a stage for encoding the band-limited data into a hierarchical structure having a base layer and at least one higher layer so that a bit rate can be adjusted, and a stage for multiplexing the encoded band-limited data and band expansion information.例文帳に追加

デジタルデータを帯域拡張符号化して帯域制限データを出力して帯域拡張情報を生成する段階と、前記帯域制限データを、ビット率を調節可能に基底階層と少なくとも１つの上位階層とを有する階層構造に符号化する段階と、符号化された帯域制限データと前記帯域拡張情報とを多重化する段階とを含むことを特徴とするデジタルデータを符号化する方法である。 - 特許庁

To provide an excavation method by an excavating tool provided with a cutting type bit 1 capable of restricting vibration of the drilling tool even when a drill rod 15 is rotated at high speed, efficiently drilling regardless of existence of a casing pipe or a steel pipe pile, and existence of a diameter expansion/contraction function of the cutting type bit, and reducing driving force necessary for excavation.例文帳に追加

切削式のビット１を備えた掘削工具による掘削工法において、ドリルロッド１５を高速回転させても掘削工具の振れを抑えることができて、ケーシングパイプまたは鋼管杭の有無や切削ビットの拡縮径機能の有無等に拘らずに効率的な掘削が可能であり、また掘削のための駆動力の低減を図る。 - 特許庁

This video signal converting device which converts an analog video signal into a digital video signal has a synchronous separation circuit 28 that is provided with a sink chip clamping circuit which performs bit expansion of an MSB of an original signal so that the lowest level of the digital video signal can be a prescribed level and shifts a signal level in accordance with the level difference between a signal that undergoes bit inversion and the original signal.例文帳に追加

アナログ映像信号をデジ夕ル映像信号に変換する映像信号変換装置は、デジタル映像信号の最低レベルが所定のレベルとなるように、元の信号のＭＳＢをビット拡張し、ビット反転した信号と元の信号とのレベル差に応じて信号レベルをシフトするシンクチップクランプ回路を備えた同期分離回路２８を有する。 - 特許庁

An orthogonal conversion section discriminates whether a maximum max-sfb is able to be taken by a scale factor band index, included in control information subjected to bit stream expansion is 0, that is, whether a spectrum coefficient by one block is all zero (S23).例文帳に追加

直交変換部は、ビットストリーム展開された制御情報に含まれるスケールファクタバンドインデックスが取り得る最大値ｍａｘ＿ｓｆｂが０であるか否か、すなわち、１ブロック分のスペクトル係数がすべて０であるか否かを判定する（Ｓ２３）。 - 特許庁

To generate a reference current of an n-bit D/A converter, A/D converter or the like without circuit scale expansion by devising a compensation circuit of a current mirror circuit, and to enhance stability for a temperature of a residue amplifier.例文帳に追加

カレントミラー回路の補償回路を工夫して、回路規模増を伴うことなく、ｎビットのＤＡ変換器や、ＡＤ変換器等の基準電流を発生できるようにすると共に、残差アンプの温度に対する安定度を改善できるようにする。 - 特許庁

To provide a magnetized ticket read-in method unnecessitating the expansion of the circuit scale by unnecessitating the remake of a bit pattern circuit and making possible to cope with plural demodulation systems even when plural different modulation systems exist on one channel.例文帳に追加

ビットパターン回路の作り直しを必要とせず、また１つのチャネルに複数の異なる変調方式が存在した場合でも複数の復調方式に対応でき、回路規模の拡大を必要としない磁気化券読込み方法を提供することにある。 - 特許庁

It becomes possible to directly write out a result of multiple valued error diffusion processing and a binary valued result of the dither processing, without bit expansion for a memory area, by binarizing the output of the dither processing as 0 and the maximum output value of the error diffusion processing.例文帳に追加

ディザ処理の出力を０と誤差拡散処理の最大出力値の２値にする事で、一つの記憶領域に対して、多値化の誤差拡散処理結果と、２値化のディザ処理結果をビット拡張せずに直接書き出す事を可能にした。 - 特許庁

To obtain an excellent digital wireless microphone system whose bit rate is variable on purpose, whose receiver incorporates a digital effecter, which is provided with external expansion performance using a digital output terminal and a external controller terminal and whose cost is suppressed.例文帳に追加

ワイヤレスマイクシステムのビットレートを目的に応じて可変可能とし、かつ受信機にデジタルエフェクターを内蔵するようにし、デジタル出力端子と外部コントロール機器用端子による拡張性を備え、システムとしてのコストを抑えた優れたデジタルワイヤレスマイクシステムを提供する。 - 特許庁

At the time of test mode, a defective cause point can be found from comparison of an expected value data and actual data by selecting the expansion word lines WLHLD<0>, <1> and performing data read-out in which a cell node, therefore, the bit lines BLt, BLc are fixed to VSS.例文帳に追加

テストモード時、拡張ワード線ＷＬＨＬＤ＜０＞，＜１＞を選択してセルノード、従ってビット線ＢＬｔ，ＢＬｃをＶＳＳに固定したデータ読み出しを行うことにより、期待値データと実際のデータとの比較から、不良原因箇所を絞ることができる。 - 特許庁

To provide an image processor with an inexpensive apparatus configuration that can attain image quality improvement equivalent to that of prior arts in which a binary image subjected to bit map expansion is converted into a multi-value image in a form realizing change of the resolution without the need for increasing the memory capacity and the processing load.例文帳に追加

ビットマップ展開された２値画像の多値画像への変換を解像度変更が可能な形で行う従来技術と同等の画質向上効果をメモリ容量の増大なく、処理の負担も大きくせずに、低コストな装置構成にて対応可能とする。 - 特許庁

With a bit map data region secured for three band portions, using a common function in the threads Th0-Th2 to be executed in parallel, each of the compression and extension is nearly continuously performed for the three band portions, thereby bitmap expansion of printing data is made at high speed.例文帳に追加

ビットマップデータ領域を３バンド分確保し、並列実行されるスレッドＴｈ０〜Ｔｈ２で共通の関数を用い、３バンド分について圧縮及び伸長のそれぞれをほぼ連続的に行うことにより、印刷データを高速にビットマップ展開する。 - 特許庁

Then, even though an address outputted from a main electronic equipment unit 1 is a real address and even though a high-order 4-bit address is an address of a fixed latch address, an expansion unit 2 can output an address signal corresponding to an address outputted by the main electronic equipment unit 1.例文帳に追加

したがって、メイン電子機器ユニット１から出力されるアドレスが実アドレスであっても、上位４ビットのアドレスが固定のラッチアドレスであるアドレスであっても、拡張ユニット２は、そのメイン電子機器ユニット１の出力するアドレスに応じたアドレス信号を出力することができる。 - 特許庁

A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.例文帳に追加

解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁

Encoded data is stored as font data having a required minimum data volume and an expansible structure, and scalable font data is generated which has quality hardly degraded regardless expansion and reduction while having a data volume equal to or smaller than that of bit map type font data.例文帳に追加

コード化されたデータを必要最小限のデータ量で，かつ拡張性を持たせた構造のフォントデータとして格納し，ビットマップ形式のフォントデータと同等以下の小さいデータ量を持ちながら，拡大・縮小しても品質の落ちにくいスケーラブルなフォントデータを作成する。 - 特許庁

The space layout device is equipped with a server 1 to which article data and image data of newspaper are inputted, a composition terminal 2 which composes part of space, a space expansion device 3 which converts newspaper space into binary bit map data, and an output device 4 which outputs an image of the whole space on photosensitive paper, a film, etc.例文帳に追加

本発明の紙面レイアウト装置は、新聞の記事データや画像データが入力されるサーバ１と、新聞紙面を部分的に組版する組版端末２と、新聞紙面を２値のビットマップイメージデータに変換する紙面展開装置３と、紙面全体の画像を印画紙やフィルム等に出力する出力装置４とを備える。 - 特許庁

When laying pipes after a pilot pipe 22 is propelled with a drill unit 21, an expansion bit 28 to excavate the ground around the pilot pipe 22 and a consolidation jig to push away soil excavated to the surrounding and consolidate are pushed with the drill unit 21 installed on the ground, and the pipes are pushed with a pipe pusher 1 provided on the arrival side.例文帳に追加

地上に設置したドリルユニット２１でパイロット管２２を推進した後の管を敷設するときに、パイロット管２２の周囲の地山を掘削する拡孔ビット２８と掘削された土砂を周囲に押しのけて圧密する圧密治具の引込みを地上に設置したドリルユニット２１で行い、管は到達側に設けた管押込み装置１で押し込む。 - 特許庁

This invention provides the image expander where sequentially giving an address from a counter to a memory storing pixel data conducts reading of the pixel data and interpolation processing is applied to the pixel data at expansion of JPEG image compression data, and rearranging output bit sequences in the counter so that one counter is used in common for interpolation processing processes adopting different interpolation methods.例文帳に追加

画素データを格納したメモリに対して、カウンタから順次アドレスを与えることで読み出しを行い、ＪＰＥＧ画像圧縮データを伸長するときに行なう補間処理を行なう装置において、前記カウンタにおける出力ビット順序を並び替えることにより、補間方法の異なる複数の補間処理で前記カウンタ１つを共通使用するようにした画像伸長装置。 - 特許庁

A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.例文帳に追加

ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。 - 特許庁