「layer junction」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The device has at least one layer 107 deposited over the elongated nanostructures defining a portion of a photoactive junction.例文帳に追加

デバイスは細長いナノ構造体上に堆積された１以上の層１０７を有し、この層が光活性接合の一部を画定する。 - 特許庁

To provide a semiconductor light emitting element that suppresses electric short-circuiting of a p-n junction portion of a semiconductor element layer.例文帳に追加

半導体素子層のｐｎ接合部分が電気的に短絡するのを抑制することが可能な半導体発光素子を提供する。 - 特許庁

The first junction insulation film 16 inhibits the etching damage in the nonmagnetic intermediate layer 214 during the step of forming the reproducing head 11.例文帳に追加

第１ジャンクション絶縁膜１６は、再生ヘッド１１の形成工程において、非磁性中間層２１４のエッチング・ダメージを抑制する。 - 特許庁

In addition, silicides 61 and 71 are formed at intervals of 100-300 nm from an end of a depletion layer formed on the pn junction.例文帳に追加

また、シリサイド６１，７１は、ＰＮ接合に形成される空乏層の端部から１００〜３００ｎｍ程度の間隔をおいて配設される。 - 特許庁

To provide a semiconductor device capable of coping with both of a high on-state current and a low junction leakage current in a source/drain diffusion layer.例文帳に追加

高いオン電流とソース／ドレイン拡散層における低い接合リーク電流を両立可能な半導体装置を提供する。 - 特許庁

To provide a ceramic-made insulating substrate and a ceramic-made wiring board which has high reliability of junction to a conductor layer formed on its surface.例文帳に追加

セラミック製絶縁基板と、その表面に形成される導体層との接合信頼性の高いセラミック製配線基板を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device which can reduce layer resistance of gate electrodes by preventing an increase of a junction leak current.例文帳に追加

接合リーク電流の増加を防止し、ゲート電極の層抵抗を低減可能な半導体装置の製造方法を提供する。 - 特許庁

SOLID POLYMER ELECTROLYTE AND MANUFACTURING METHOD OF THE SAME, AS WELL AS FILM , CATALYTIC ELECTRODE LAYER, FILM/ELECTRODE JUNCTION AND FUEL CELL USING THE SAME例文帳に追加

固体高分子電解質とその製造方法、およびそれを用いた膜、触媒電極層、膜／電極接合体及び燃料電池 - 特許庁

A positive electrode container 9 forming the positive electrode chamber is formed of a three-layer junction body of stainless steel-aluminum-carbon fiber.例文帳に追加

上記正極室を形成する正極容器９は、ステンレス−アルミニウム−炭素繊維の３層接合体によって構成されている。 - 特許庁

To avoid reliability deterioration due to heat distortion in a solder junction of a power semiconductor module using a resin insulation layer for a base material.例文帳に追加

絶縁基板に樹脂絶縁層を用いたパワー半導体モジュールの、半田接合部の熱歪みによる信頼性の低下を回避する。 - 特許庁

To provide a magnetic tunnel junction cell having perpendicular anisotropy and an enhancement layer that allows for a low current and a high surface density.例文帳に追加

低電流および高面密度を可能とする、垂直異方性および強化層を有する磁気トンネル接合セルを提供する。 - 特許庁

In a package structure 1 of an electronic component whose inside space is sealed by making first and second package materials 2, 3, of which at least one is constituted of ceramics jointed via a junction material layer 4, the junction material layer 4 is constituted by adding inorganic filler to an epoxy adhesive and the average thickness of the junction material layer 4 is set at 20 μm or less.例文帳に追加

少なくとも一方がセラミックスにより構成された第１，第２のパッケージ材２，３が接合材層４を介して接合されて内部空間が封止されている電子部品のパッケージ構造１であって、上記接合材層４が、エポキシ系接着剤に無機質充填剤が含有されて構成されており、かつ該接合材層４の厚みが平均２０μｍ以下とされている、電子部品のパッケージ構造１。 - 特許庁

To achieve high breakdown voltage and improve process yield of a high-breakdown-voltage diode in which a pn junction is provided in a semiconductor layer.例文帳に追加

半導体層にｐｎ接合が設けられて成る高耐圧ダイオードの高耐圧化およびプロセス歩留まりの向上を提供する。 - 特許庁

To provide a hetero-junction field effect transistor by which plasma damage of a reactive ion or the like entering a crystal due to dry etching for selective removal of an insulation layer or a semiconductor layer above a barrier layer is suppressed in a crystal structure, where the barrier layer with a larger atomic weight than an electron supply layer is formed on the electron supply layer of the hetero-junction field effect transistor.例文帳に追加

ヘテロ接合電界効果トランジスタの電子供給層上に電子供給層よりも平均原子量の大きなバリア層を形成した結晶構造において、バリア層より上の絶縁膜もしくは半導体層を選択に除去する際のドライエッチングによって結晶内に侵入する反応性イオン等のプラズマ損傷を抑制することを目的したヘテロ接合電界効果トランジスタの製造方法を提供すること。 - 特許庁

Furthermore, a pn junction structure comprising the first III-V compound layer containing boron and one compositional layer of light emitting part is provided in that projection area.例文帳に追加

また、上記の射影領域に、第１の含硼素ＩＩＩ−Ｖ族化合物半導体層と、それに接合する発光部の一構成層とで構成されるｐｎ接合構造が備えられている。 - 特許庁

A first magnetic tunnel junction element arranged between a first voltage line and a connection node includes: a pegged layer that is connected to the connection node; and a free layer that is connected to the first voltage line.例文帳に追加

第１磁気トンネル接合素子は、第１電圧線と接続ノードとの間に配置され、固定層が接続ノードに接続され、フリー層が第１電圧線に接続されている。 - 特許庁

Since the stretched extent of a depletion layer formed in the P-N junction of the element VAR is secured to the whole body of the N^+ type layer 56, the fall of the capacitance changing range is suppressed.例文帳に追加

可変容量素子ＶＡＲのＰＮ接合部に形成される空乏層の伸びる範囲がＮ^+ 層５６全体まで確保されるので、容量変化範囲の低下が抑制される。 - 特許庁

To provide a semiconductor element, where both of an n-type cladding layer and a p-type one are mainly made of the same kind of mixed crystal, resistance can be reduced, and type I junction with an active layer can be achieved.例文帳に追加

ｎ型クラッド層およびｐ型クラッド層が共に主として同種の混晶からなり、かつ低抵抗化可能であって活性層とタイプＩ接合し得る半導体素子を提供する。 - 特許庁

A magnetic moment of the anti-parallel layer 220 is substantially anti-parallel to a magnetic moment of the ferrimagnetic layer 210 at least within a prescribed temperature range of the magnetic tunnel junction device 200.例文帳に追加

反平行層２２０の磁化モーメントは磁気トンネル接合デバイス２００の少なくとも所定温度内でフェリ磁性層２１０の磁気モーメントと実質的に反平行をなしている。 - 特許庁

Although the junction layer 22a and the protuberance 11 are anodically jointed with each other, voltage is not applied to the active layer 22b having a signal processing circuit, so that breakage of a circuit will not occur.例文帳に追加

接合層２２ａと隆起部１１とが陽極接合されるが、信号処理回路を有する活性層２２ｂには電圧が印加されないので回路の破壊は生じない。 - 特許庁

To reduce junction leakage current in a boundary between an element isolation film and a diffusion layer without any increase in area of an element formation region at the time of forming a silicide film on the diffusion layer.例文帳に追加

拡散層上にシリサイド膜を形成する時に、素子形成領域の面積増加なしに、素子分離膜と拡散層の境界部における接合リーク電流を低減する。 - 特許庁

Thus, a binding force of the resist layer 4 and the adhesive layer 8 can be enhanced, and as a result, junction strength between the electronic component 5 and the insulation substrate 1 can be enhanced.例文帳に追加

これにより前記レジスト層４と前記接着層８との結合力を強めることができ、ひいては前記電子部品５と絶縁基板１間の接合強度を強くすることが出来る。 - 特許庁

As a result, when a drain voltage becomes high, the electric field is concentrated on a guard ring rather than a lower portion of the junction between the p-type deep layer 10 and the p-type resurf layer 15.例文帳に追加

これにより、ドレイン電圧が高電圧となった時の電界集中部分がｐ型ディープ層１０とｐ型リサーフ層１５の接合部分の下部ではなくガードリング部となる。 - 特許庁

To provide a wiring structure of a semiconductor device, in which formation of a hole due to excessive alloying of an electrode layer and a wiring layer is suppressed while obtaining junction stability by the alloying.例文帳に追加

電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された半導体素子の配線構造を提供する。 - 特許庁

An electron current suppression layer 125, which has conductivity of p-type, and flows hole current and suppresses electron current, is formed between the hetero-junction layer and the gate electrode.例文帳に追加

ヘテロ接合層とゲート電極との間には、ｐ型の導電性を有し、正孔電流を流し且つ電子電流を抑制する電子電流抑制層１２５が形成されている。 - 特許庁

Each of APD element 21 has a cathode layer 211 and the multiplication layers 212 and 2121, and an pn junction is formed at an interface between the cathode layer 211 and the multiplication layers 212 and 2121.例文帳に追加

各ＡＰＤ素子２１は、カソード層２１１、および増倍層２１２、２１２１を有していて、カソード層２１１と増倍層２１２、２１２１との間の界面でｐｎ接合を形成している。 - 特許庁

The light emitting semiconductor layer 3 having a light emitting junction part 33 formed in a boundary between a first conductivity type clad 31 and a second conductivity type clad 32 on the layer 2.例文帳に追加

第１コンタクト層２上には、第１導電型クラッド３１と第２導電型クラッド３２の境界に発光接合部３３が形成された発光半導体層３が積層されている。 - 特許庁

To provide a method for manufacturing a semiconductor device for suppressing a silicide film formed on the source/drain layer of a transistor from being projected from the junction of the source/drain layer.例文帳に追加

トランジスタのソースおよびドレイン層上に形成されたシリサイド膜がソースおよびドレイン層の接合部を突き抜けることを抑制する半導体装置の製造方法を提供する。 - 特許庁

By lowering the temperature of the solution 4 for epitaxial growth, a PN junction composed of an N type layer 11 and a P type layer 12 is formed on the principal surface of the semiconductor wafer 1 (c).例文帳に追加

（ｃ）エピタキシャル成長用溶液４の温度を下げることにより、半導体基板１の主表面上にＮ型層１１とＰ形層１２とからなるＰＮ接合を形成する。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 16 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１６が形成されている。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 17 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１７が形成されている。 - 特許庁

The magnetizing moment of the antiparallel layer 220 is substantially antiparallel with the magnetizing moment of the ferry magnetic layer 210 at least within the predetermined temperatures of the magnetic tunnel junction device 200.例文帳に追加

反平行層２２０の磁化モーメントは磁気トンネル接合デバイス２００の少なくとも所定温度内でフェリ磁性層２１０の磁気モーメントと実質的に反平行をなしている。 - 特許庁

Recesses 14 at the positions of the junction points 13 and protrusions 15 positioned between the recesses 14 are formed on the side of the first layer 11 to form an indented surface at the side of the first layer 11.例文帳に追加

第１層１１側に、接合部１３の位置に位置する凹部１４と、凹部１４間に位置する凸部１５とが形成されて、第１層１１側が凹凸形状を有する。 - 特許庁

Here, an insulating protection film 40 is inserted between the large-area portion 130p and n-type layer 11 to reduce the area of a junction portion between the large-area portion 130p and n-type layer 11.例文帳に追加

そこで、大面積部１３０ｐとｎ型層１１との間に、絶縁性保護膜４０を挿入して、大面積部１３０ｐとｎ型層１１との接合部の面積を減らす。 - 特許庁

To provide a semiconductor light emitting device where an electrode layer on a side near a layer constituting pn junction can inexpensively and stably be connected to a mount face and to provide its manufacturing method.例文帳に追加

ｐｎ接合を構成する層に近い側の電極層が安価かつ安定にマウント面に接続され得る半導体発光素子およびその製造方法を提供すること。 - 特許庁

A p-type oxide semiconductor layer 16A is laminated and pn-junction is formed on the n-type oxide semiconductor layer 15 at the source and drain electrodes 17A and 17B side.例文帳に追加

ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。 - 特許庁

A MOSFET has a plurality of well regions 20 formed in a drift layer 2, and a region contiguous to the region between the well regions 20 in the drift layer 2 becomes a junction termination extension (JTE) region.例文帳に追加

ＭＯＳＦＥＴは、ドリフト層２に形成された複数のウェル領域２０を有し、ドリフト層２におけるウェル領域２０間に隣接する領域がＪＴＥ領域となる。 - 特許庁

To provide a ceramic substrate having high junction strength between a ceramic base and a metallized layer even if changing the metallized layer provided on the ceramic substrate into fine wiring, and to provide a method for manufacturing the ceramic substrate.例文帳に追加

セラミック基板に設けられるメタライズ層が微細配線化されてもセラミック基材とメタライズ層の接合強度の高いセラミック基板及びその製造方法を提供する。 - 特許庁

To provide a taper carrier for semiconductor devices with the improved heat resistance reliability of a solder ball junction part by suppressing the growth of a nickel-tin layer for suppressing the growth of a gold-tin layer.例文帳に追加

金−スズ層の成長を抑制するためにニッケル−スズ層の成長を抑制し、はんだボール接合部の耐熱信頼性に優れる半導体装置用テープキャリアを提供すること。 - 特許庁

Thus, the shallow source/ drain diffusion layer is sucked to the impurity integrated layer and a shallower junction which has high concentration and is distributed into squares is realized.例文帳に追加

微細ＭＯＳトランジスタに於いて、高濃度で浅いソース・ドレイン拡散層領域内部にピークを有する如く低濃度のＩｎ又はＧａからなる不純物集積層を形成する。 - 特許庁

As a result, a void layer 8 occurring at the pn-junction between the silicon region 1 and the bottom surface of the source region 3a and drain region 4a extends into the porous silicon layer 2.例文帳に追加

その結果、シリコン領域１とソース領域３ａ及びドレイン領域４ａの底面とのｐｎ接合部分に生じる空乏層８は、ポーラスシリコン層２内に達している。 - 特許庁

A wiring process 102 is performed in which circuit correction performing wiring in the state passing the uppermost layer or its one lower layer is considered about from a necessary pin to a junction.例文帳に追加

所要のピンからの分岐点までの配線について、最上位層またはその１層下の層を通る状態で配線する回路修正を考慮した配線工程１０２を行う。 - 特許庁

An electrode layer 115 is provided with ohmic bonding between the summit of the ridge 130 while forming schottky junction between the ridge side 111c of the second semiconductor layer 111.例文帳に追加

リッジ１３０の頂部との間でオーミック接合をなす一方、第二半導体層１１１のリッジ側方部分１１１ｃとの間でショットキー接合をなす電極層１１５を備える。 - 特許庁

In addition, light emitting-side alloying heat treatment which is performed for alloying a light emitting surface-side metallic junction layer 9a' and a compound semiconductor layer 50 is performed before the element substrate sticking step.例文帳に追加

また、光取出面側接合金属層９ａ’と化合物半導体層５０とを合金化する光取出側合金化熱処理が、素子基板貼り合わせ工程の前に実施される。 - 特許庁

A capacity element 15 is formed with an independent n-type area 16 in the silicon substrate 11, pn junction is formed of the n-type area 16 and the p-type silicon substrate 11, and a depletion layer capacity C12 of an independent depletion layer 17 formed at the joint of the pn junction is used.例文帳に追加

その容量素子１５は、シリコン基板１１内に独立のｎ型領域１６を設け、このｎ型領域１６とｐ型のシリコン基板１１とでｐｎ接合を形成し、そのｐｎ接合の接合部に形成される独立の空乏層１７の空乏層容量Ｃ１２を利用するようにした。 - 特許庁