「line selection」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Only one of the sockets 10 to 13 is selected by the row selection part 5 and the line selection part 6, and the control signal is impressed.例文帳に追加

ソケット１０〜１３のうちの一つのみが、列選択部５および行選択部６によって選択されて制御信号が印加される。 - 特許庁

The signal processor 7 specifies the train line corresponding to the selection signal on the basis of the selection signal S5 1 from the input device 5.例文帳に追加

信号処理装置７は、入力装置５からの選択信号Ｓ５１に基づき、選択記号に該当する列車スジを特定する。 - 特許庁

This nonvolatile memory is provided with a word line drive circuit 30 which supplies a selection voltage to a selection transistor connected in series with the nonvolatile memory element.例文帳に追加

不揮発性メモリ素子に直列接続された選択トランジスタに選択電圧を供給するワード線駆動回路３０を備える。 - 特許庁

The selection display part and the selection image-enlarged display area where the same thumbnail image data are displayed are connected by a relating display line.例文帳に追加

同じサムネイル画像データが表示された選択表示部及び選択画像拡大表示エリアを関連表示ラインで連結する。 - 特許庁

Thereby, a non-selection bit line (e.g. BL2) can be fixed to a ground potential while separating it from a non-selection cell (cell 2) in a memory block.例文帳に追加

これにより、非選択ビット線（たとえば、ＢＬ２）を、メモリブロック内の非選択セル（セル２）と切り離しながら接地電位で固定できる。 - 特許庁

A diode is connected to a bit line structure at either one of a string selection end portion of the string or a common source selection end portion.例文帳に追加

ダイオードは、ストリングのストリング選択端部又は共通ソース選択端部のどちらか一方においてビット線構造に接続される。 - 特許庁

At occurrence of multi- selection, as confliction of data is caused in a correspondent bit line, multi- selection can surely be detected.例文帳に追加

マルチセレクション発生時においては、対応のビット線においてデータの衝突が生じるため、マルチセレクションを確実に検出することができる。 - 特許庁

A PL selecting circuit 70R comprises a transistor TE1 which is turned on when a word line WL is selection voltage and supplies a plate line selection signal PS(R) to a plate line LPL(R), and a transistor TE2 which is turned on when the word line WL is non-selection voltage and sets the plate line LPL(R) to a voltage level of GND.例文帳に追加

ＰＬ選択回路７０Ｒは、ワード線ＷＬが選択電圧の場合にオンになり、プレート線ＬＰＬ（Ｒ）にプレート線選択信号ＰＳ（Ｒ）を供給するトランジスタＴＥ１と、ワード線ＷＬが非選択電圧の場合にオンになり、プレート線ＬＰＬ（Ｒ）をＧＮＤの電圧レベルに設定するトランジスタＴＥ２を含む。 - 特許庁

The line section signal detection circuit 15 detects a line selection signal S3 which shows that any line of a memory cell array 2 when data is written into a memory cell 1 corresponding to the writing request signal S1, and when the line selection signal detection circuit 15 detects the line selection signal S3, it outputs the response signal S4 corresponding to the writing request signal S1.例文帳に追加

行選択信号検出回路１５は、書き込む要求信号Ｓ１に応じてメモリセル１にデータを書き込む際に、メモリセルアレイ２の何れの行が選択されたことを示す行選択信号Ｓ３を検出し、これを検出したときに、書き込み要求信号Ｓ１に対応する応答信号Ｓ４を出力するように構成される。 - 特許庁

Specifically, the shared source line S1 extends to parallel a selection gate line CGL1 and a memory gate line MGL1 instead of being arranged to parallel a bit line D1 and a bit line D8.例文帳に追加

具体的に、共通するソース線Ｓ１は、ビット線Ｄ１やビット線Ｄ８と並行するように配置されているのではなく、選択ゲート線ＣＧＬ１やメモリゲート線ＭＧＬ１と並行するように延在している。 - 特許庁

A scanning line driving circuit 31 sequentially applies selection voltage of a voltage group, that is selected by the voltage selection circuit 43, to each scanning line 11 and also applies the non-selection voltages of the voltage group to the unselected scanning lines 11.例文帳に追加

走査線駆動回路３１は、電圧選択回路４３が選択した電圧群の選択電圧を各走査線１１に順次に印加するとともに非選択の走査線１１に当該電圧群の非選択電圧を印加する。 - 特許庁

Activation of each read word line RWL is controlled hierarchically with a write word line WWL in accordance with the result of row selection.例文帳に追加

各リードワード線ＲＷＬの活性化は、行選択結果に応じてライトワード線ＷＷＬと階層的に制御される。 - 特許庁

Thereby, the bit line selection circuit and the bit line discharge circuit can be easily arranged even when size of the memory cell is made small.例文帳に追加

これにより、メモリセルのサイズが小さくてなってもビットライン選択回路やビットライン放電回路を容易に配置することができる。 - 特許庁

White display gets dark gradually when the nonselection period gets long over a long period after the selection period, as in the scanning line in the first line.例文帳に追加

第１行の走査線のように、選択期間後の非選択期間が長時間に渡ると、白表示が徐々に暗くなる。 - 特許庁

A scanning line driving circuit 350 sequentially selects from the first line of the scanning lines 312 to apply a selection voltage at the H level.例文帳に追加

走査線駆動回路３５０は、走査線３１２を１行目から順番に選択し、Ｈレベルの選択電圧を印加する。 - 特許庁

The pixels are displayed for each line based on selection timing and display of the pixels is deleted for each line based on deletion timing.例文帳に追加

選択タイミングに基づいて、ラインごとに画素を表示し、消去タイミングに基づいて、ラインごとに画素の表示を消去する。 - 特許庁

This plate line driver applies voltage being lower than power source voltage to the plate line by threshold voltage of the selection transistor.例文帳に追加

このプレート線ドライバは、電源電圧よりも選択トランジスタのしきい値電圧分だけ低い電圧をプレート線に印加する。 - 特許庁

Activation of each read-word line RWL is controlled hierarchically with the write-word line WWL in accordance with row selection result.例文帳に追加

各リードワード線ＲＷＬの活性化は、行選択結果に応じてライトワード線ＷＷＬと階層的に制御される。 - 特許庁

Thus, even when the bit line is multiple-divided, the generation of signal delay is suppressed without increasing the number of column selection switches driven by one column selection line.例文帳に追加

そのためビット線が多分割された場合でも、１本のカラム選択線により駆動されるカラム選択スイッチ数を増加させずに信号遅延の発生を抑制することが可能となる。 - 特許庁

The reading circuit 16 is connected to one end of the word line WL to supply a reading selection voltage Vread or a reading non-selection voltage GND to the word line WL.例文帳に追加

読出し回路１６は、前記ワード線ＷＬの一端に接続され、前記ワード線ＷＬに読出し選択電圧Ｖｒｅａｄ又は読出し非選択電圧ＧＮＤを供給する。 - 特許庁

The gate electrode of the selection transistor in the first memory cell is connected to a first gate line, and the gate electrode of the selection transistor in the second memory cell is connected to a second gate line.例文帳に追加

第一のメモリセルにおける選択トランジスタのゲート電極は、第一のゲート線に接続され、第二のメモリセルにおける選択トランジスタのゲート電極は、第二のゲート線に接続される。 - 特許庁

The two main scanning line selection signal transmission lines (MGLn, /MGL) are selected (driven) by a main scanning line selection signal VP, /VP having different phases (delay, timing) from each other, respectively.例文帳に追加

２本のメイン走査線選択信号伝達線（ＭＧＬｎ，／ＭＧＬ）は、各々、位相（遅延量，タイミング）が異なるメイン走査線選択信号ＶＰ，／ＶＰによって選択（駆動）される。 - 特許庁

The total sum of the absolute values of the precharge potential (0.4V) of the non-selection bit line and minus potential (-0.2V) of the non-selection word line is set to be less than the power voltage Vcc (0.8V).例文帳に追加

前記非選択ビット線のプリチャージ電位（０．４Ｖ）と非選択ワード線の負電位（−０．２Ｖ）の絶対値との合計値は、電源電圧Ｖｃｃ（０．８Ｖ）未満に設定される。 - 特許庁

During the additional period Tad, a selection line voltage gradually approaches the voltage value of a selection signal Ssel, and when the writing operation period Twrt starts (when the additional period Tad ends), the selection signals Ssel of nearly uniform voltage values are applied to the pixels PIX connected to any position of a selection line Ls.例文帳に追加

付加期間Ｔadにおいては、選択ライン電圧が選択信号Ｓselの電圧値に漸近し、書込動作期間Ｔwrtの開始時点（付加期間Ｔadの終了時）で、選択ラインＬｓのいずれの位置に接続された画素ＰＩＸに対しても略均一な電圧値の選択信号Ｓselが印加される。 - 特許庁

In a drive method of the sub-word driver operated by receiving a sub-word selection signal given through the sub-word selection line, the sub-word selection line is divided in accordance with the memory mat; polarization of the sub-word selection signal to a divided position and polarization from each divided position to each sub-word driver are reversed.例文帳に追加

サブワード選択線を介して与えられるサブワード選択信号を受けて動作するサブワードドライバの駆動方式において、サブワード選択線をメモリマットに応じて分割し、分割位置までのサブワード選択信号の極性と、各分割位置から各サブワードドライバまでの極性とを反転させる。 - 特許庁

For example, a cell array selecting signal line STO connected to each gate of cell array selection transistors 12a, 12b, and a cell array selection signal line ST1 connected to each gate of cell array selection transistors 13a, 13b are connected through OR circuits 15a, 15b to a cell array selection circuit 16.例文帳に追加

たとえば、セルアレイ選択トランジスタ１２ａ，１２ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ０、および、セルアレイ選択トランジスタ１３ａ，１３ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ１は、オア回路１５ａ，１５ｂを介して、セルアレイ選択回路１６に接続されている。 - 特許庁

In a drive system for a sub-word driver operated by receiving a sub-word selection signal given through a sub-word selection line, the sub-word selection line is divided in accordance with a memory mat, a polarity of the sub-word selection signal up to a division position and a polarity from each division position to each sub-word driver are reversed.例文帳に追加

サブワード選択線を介して与えられるサブワード選択信号を受けて動作するサブワードドライバの駆動方式において、サブワード選択線をメモリマットに応じて分割し、分割位置までのサブワード選択信号の極性と、各分割位置から各サブワードドライバまでの極性とを反転させる。 - 特許庁

Selection of branch instructions, i.e., selection of next in-line instructions or target instructions, serves for selection by a control bypass signal which is generated while the branch instructions are being decoded.例文帳に追加

分岐命令の選択、すなわちネクストインライン命令またはターゲット命令の選択は、分岐命令をデコードする間に生成される制御バイパス信号による選択に役立てられている。 - 特許庁

A data line voltage in accordance with stored data of the selection memory cell is transmitted to the node N1 by the switch circuit 110, a data line voltage when the selection memory cell stores '1' data is transmitted to the node N2, and a data line voltage when the selection memory cell stores '0' data is transmitted to the node N3.例文帳に追加

スイッチ回路１１０によって、ノードＮ１へは、選択メモリセルの記憶データに応じたデータ線電圧が伝達され、ノードＮ２へは、選択メモリセルが“１”データを記憶したときのデータ線電圧が伝達され、ノードＮ３へは、選択メモリセルが“０”データを記憶したときのデータ線電圧が伝達される。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁

In response to an odd line control signal ODD and an even line control signal EVEN input to the odd line selection unit 120 or the even line selection unit 140, respectively, the scan driver performs progressive scanning or interlaced scanning in series.例文帳に追加

奇数ライン選択部１２０または偶数ライン選択部１４０に入力される制御信号である奇数ライン制御信号ＥＶＥＮ及び偶数ライン制御信号ＯＤＤによって、スキャンドライバは、順次走査動作または飛び越し走査動作を行う。 - 特許庁

A plurality of selection transistors are connected in parallel between the memory cells and the first bit line.例文帳に追加

複数の選択トランジスタが記憶素子と第１のビット線との間で並列に接続されている。 - 特許庁

The amplifier transistor 26 is connected to a vertical output line 28 through the row selection transistor 27.例文帳に追加

行選択トランジスタ２７を介して増幅トランジスタ２６と垂直出力線２８とを接続する。 - 特許庁

The first and the second switch circuits of a corresponding bit line are turned on in accordance with column selection result.例文帳に追加

列選択結果に応じて対応するビット線の第１および第２のスイッチ回路をオンする。 - 特許庁

On a gate of read selection switch SW of the data cell, a read word line RWL(i) is connected.例文帳に追加

データセルのリード選択スイッチＳＷのゲートには、リードワード線ＲＷＬ（ｉ）が接続される。 - 特許庁

COMMUNICATION SYSTEM, TERMINAL, ACCESS LINE CONCENTRATOR SELECTION METHOD USED THEREFOR, AND PROGRAM THEREOF例文帳に追加

通信システム、端末装置及びそれらに用いるアクセス集線装置選択方法並びにそのプログラム - 特許庁

The game terminal 1 selects the on-line game requiring connection and transmits this selection to the sign-on server 3.例文帳に追加

ゲーム端末１は、接続を要求するオンラインゲームを選択し、サインオンサーバ３へ送信する。 - 特許庁

To easily acquire traffic line information for a customer's movement in selection of commodities.例文帳に追加

顧客が商品を選択する際に移動する動線情報を容易に取得できるようにする。 - 特許庁

That is, an insulating film 14 is formed between the selection line 17 and the gate electrode 13a.例文帳に追加

すなわち、選択線１７とゲート電極１３ａの間には絶縁膜１４が形成されている。 - 特許庁

The bit line precharge/selection circuit has at least one stacked structure made of thin-film transistors.例文帳に追加

ビットラインプリチャージ／選択回路は、薄膜トランジスタからなる少なくとも一つの積層構造を有する。 - 特許庁

At that time, the bit line BLL is separated from a sense node SN2 by turning off the selection gate SG20.例文帳に追加

このとき、選択ゲートＳＧ２０をオフとしてビット線ＢＬＬをセンスノードＳＮ２から切り離す。 - 特許庁

The line selection means is operated corresponding to the operation of a changeover switch and switches output contents.例文帳に追加

ライン選択手段は切換スイッチの作動に応じて作動して出力内容を切り換える。 - 特許庁

The selection areas are set correspondingly to the whole patterns in a first pattern line, respectively.例文帳に追加

また、選択領域は、第一絵柄列における全ての絵柄に夫々対応して設けられている。 - 特許庁

Therefore, data lines are put into a floating state during a scan line selection period to perform a common inversion.例文帳に追加

これにより、走査線選択期間中にデータ線をフローティング状態にしてコモン反転を行う。 - 特許庁

SELECTION OF DOT RECORDING MODE IN PRINT FOR RECORDING MAIN SCANNING LINE BY A PLURALITY OF TIMES OF MAIN SCANNING例文帳に追加

主走査ラインを複数回の主走査で記録する印刷におけるドット記録モードの選択 - 特許庁