「line selection」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The pixel selection switch selectively outputs the signal from the amplifying transistor to a vertical signal line.例文帳に追加

画素選択スイッチは、増幅トランジスタからの信号を選択的に垂直信号線に出力する。 - 特許庁

The line selection means operates in accordance with an operation of a changeover switch and switches the output content.例文帳に追加

ライン選択手段は切換スイッチの作動に応じて作動して出力内容を切り換える。 - 特許庁

A nonvolatile semiconductor memory device includes a data bus line in a word line direction that extends along the word line direction over multiple memory planes, a bit string selection circuit that switches whether to electrically connect the data bus line in the word line direction to a bit line or not, and a sub latch circuit connected to the data bus line in the word line direction.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリプレーンに跨ってワード線方向に沿って延びるワード線方向データバス線と、ワード線方向データバス線とビット線とを電気的に接続するか否かを切り替えるビットストリング選択回路と、ワード線方向データバス線に接続されるサブラッチ回路とを備える。 - 特許庁

When same level data are written between adjacent selection bit lines, on the other hand, the bit line writing currents are folded over using the corresponding current feedback wiring RL and the bit line writing currents are transmitted to a next selection bit line.例文帳に追加

一方、隣接する選択ビット線間で同じレベルのデータが書込まれる場合には、対応する電流帰還配線ＲＬを用いてビット線書込電流を折返した後で、次の選択ビット線へビット線書込電流を伝達する。 - 特許庁

To provide a communication line connector in which a condition to disconnect a line connected to the Internet is changed in response to the status of the connected line and the selection of a user.例文帳に追加

インターネットに接続する回線の状況及びユーザの選択によって、その接続回線の切断条件を変更しうる通信回線接続装置を提供する。 - 特許庁

At a line selection circuit, setting is made as to which of the refresh addresses QAD1, QAD2 of different issuance cycles is used to select a word line for each line.例文帳に追加

行選択回路において各行毎に、この発行周期の異なるリフレッシュアドレス（ＱＡＤ１，ＱＡＤ２）のいずれに従ってワード線を選択するかを設定する。 - 特許庁

A bit line is connected to one end of a memory unit, a word line is connected to a control gate of a memory transistor and a control gate line is connected to a gate of a selection transistor.例文帳に追加

メモリユニットの一端にはビット線が接続され、メモリトランジスタの制御ゲートにはワード線が接続され、選択トランジスタのゲートには制御ゲート線が接続される。 - 特許庁

When the data are written into a memory cell MM00, a voltage of 8V level is applied to a memory gate line MG0, a voltage of 5V level is applied to a source line SL0, a voltage of 1.5V level is applied to a selection gate line CG0 respectively.例文帳に追加

メモリセルＭＭ００にデータを書き込む際、メモリゲート線ＭＧ０に８Ｖ程度、ソース線ＳＬ０に５Ｖ程度、選択ゲート線ＣＧ０に１．５Ｖ程度を印加する。 - 特許庁

MEMORY CIRCUIT, THE MEMORY CIRCUIT AND OPERATION METHOD OF ELEMENT, REDUCTION METHOD FOR BIT-LINE CONTROL SWITCHING, AND BIT-LINE SELECTION CONTROLLER FOR REDUCING THE BIT-LINE CONTROL SWITCHING IN THE MEMORY CIRCUIT例文帳に追加

メモリ回路、メモリ回路及び素子の動作方法、ビットライン制御スイッチングの減少方法、メモリ回路におけるビットライン制御スイッチングを減少させるビットライン選択制御器 - 特許庁

A signal line attribute acquisition means 16 specifies the main component connected to the main component by a signal line selected by a signal line selection means 15.例文帳に追加

信号線属性取得手段１６は、信号線選択手段１５によって選択された信号線によって主要部品に接続される主要部品を特定する。 - 特許庁

The line length-calculating portion can select an operation for selecting the line-winding data from a line winding data-selecting portion, and can calculate a line length from the selection result, when the failure-informing portion informs the learning failure.例文帳に追加

糸長算出部は、不成立報知部が学習不成立を報知すると、糸巻データ選択部により糸巻データの選択操作を可能にし、その選択結果により糸長を算出する。 - 特許庁

The line length-measuring device 50 includes a solar battery, a secondary battery, a line winding-leaning portion 51, a failure-informing portion 52, a memory portion 41, a line-winding data selection portion 54, and a line length-calculating portion 53.例文帳に追加

糸長計測装置５０は太陽電池と二次電池と糸巻学習部５１と不成立報知部５２と記憶部４１と糸巻データ選択部５４と糸長算出部５３とを備えている。 - 特許庁

In the main bit line MBL0 side selected as a reference side, a transistor STr1 for selecting a sub-bit line is controlled to OFF by a control line LSG 3, and a sub-bit line SBL 1 is made non-selection.例文帳に追加

リファレンス側として選択される主ビット線ＭＢＬ０側では、制御線ＬＳＧ３により副ビット線選択用トランジスタＳＴｒ１をオフに制御して、副ビット線ＳＢＬ１を非選択とする。 - 特許庁

When a selection voltage is applied to a certain i-th row scanning line 112, the voltage of the capacitance line 132 of the i-th line appears on a detection line 185b by turning on the TFT 176b.例文帳に追加

ここで、あるｉ行目の走査線１１２に選択電圧が印加されたとき、ＴＦＴ１７６ｂのオンによって検出線１８５ｂにはｉ行目の容量線１３２の電圧が現れる。 - 特許庁

In an NAND type flash memory 1, respective control electrodes of a first selection transistor 22 of a plurality of memory cell units 20 adjoining in the extending direction of a data line 50 are united to form a first selection signal line 71, and respective control electrodes of a second selection transistor 23 are united to form a second selection signal line 72.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１において、データ線５０の延在方向に隣接する複数個のメモリセルユニット２０の第１の選択トランジスタ２２の各々の制御電極を一体化し第１の選択信号線７１を構成し、第２の選択トランジスタ２３の各々の制御電極を一体化し第２の選択信号線７２を構成する。 - 特許庁

When the color selection electrode movable support part 4 is stopped here, the line segments P1-P3 are kept in parallel positions with line segments P2-P4.例文帳に追加

ここで色選別電極可動支持部４を停止させると、線分Ｐ１−Ｐ３は線分Ｐ２−Ｐ４と平行な位置に保たれる。 - 特許庁

A potential of a main word line ZMWL0 is made a H level being equal to the power source potential Vcc at the time of non-selection of a word line WL0.例文帳に追加

ワード線ＷＬ０の非選択時にメインワード線ＺＭＷＬ０の電位は電源電位Ｖｃｃに等しいＨレベルになる。 - 特許庁

To effectively perform column selecting operation of a hierarchical structure system by a main column selection line MCSL and a subcolumn selection line SCSL in a semiconductor memory while avoiding the increasing of signal lines.例文帳に追加

半導体記憶装置におけるメインコラム選択線ＭＣＳＬとサブコラム選択線ＳＣＳＬとによる階層構造方式の列選択動作を、信号配線の増大を避けて効率的に行なう。 - 特許庁

The pass voltage Vpass 3 given to the non-selection word line at the time of verify-read-out is set to a higher value than the pass voltage Vpass given to the non-selection word line at the time of normal read-out of data.例文帳に追加

ベリファイ読み出し時の非選択ワード線に与えるパス電圧Ｖｐａｓｓ３は、通常のデータ読み出し時に非選択ワード線に与えるパス電圧Ｖｐａｓｓ１より高い値に設定される。 - 特許庁

This nonvolatile memory device includes a plurality of immediately adjacent offset vertical NAND channels that are electrically coupled to a single upper selection gate line or to a single lower selection gate line.例文帳に追加

本発明の不揮発性メモリー装置は、単一の上部選択ゲートライン又は単一の下部選択ゲートラインに電気的に結合された複数の直に隣接するオフセット垂直ＮＡＮＤチャンネルを有する。 - 特許庁

The buffer circuit 20 switches driving capability of the ramp signal Vout in the application period of the selection voltage according to display contents of one line of pixels disposed on the scan line applied with the selection voltage.例文帳に追加

バッファ回路２０は、選択電圧の印加期間において、当該選択電圧が印加された走査線に位置する画素の１行分の表示内容に応じてランプ信号Ｖoutの駆動能力を切り替える。 - 特許庁

To provide an off-line edition selection system, a selection control method and a selector panel for facilitating any switching operation and preventing erroneous recognition in the case of performing program recording by using each device in a studio by off-line.例文帳に追加

スタジオ内の各装置をオフラインで利用して番組収録を行う場合に容易な切替操作と誤認を防ぐオフライン編集セレクトシステム、選択制御方法および、セレクタパネルを提供する。 - 特許庁

A first etching stop film 118 made of a thin nitride film and a second etching stop film 120 made of a high dielectric film having a different etching selection ratio are formed at the upper portion of the selection line and the word line.例文帳に追加

それらの上部に薄い窒化膜からなる第１のエッチング停止膜１１８と、さらにエッチング選択比の異なる高誘電体膜からなる第２のエッチング停止膜１２０を形成する。 - 特許庁

This device comprises a memory cell array, a global word line, a global decoder circuit, a local decoder circuit, and a sector selection circuit, a word line selection switch of a global decoder circuit 110 is constituted of two NMOS transistors 200 and 202.例文帳に追加

メモリセルアレイ、グローバルワードライン、グローバルデコーダ回路、ローカルデコーダ回路およびセクタ選択回路を含み、グローバルデコーダ回路１１０のワードライン選択スイッチは２つのＮＭＯＳトランジスタ２００，２０２で構成される。 - 特許庁

In reading data, a sense enable signal is first activated to start to charge the data line before forming a current path including the data line and a selection memory cell in accordance with row and column selection operation.例文帳に追加

データ読出時において、行および列選択動作に応じて、データ線および選択メモリセルを含む電流経路が形成される前に、センスイネーブル信号を先に活性化させ、データ線の充電を開始する。 - 特許庁

A shift of a selection signal in a shift register included in a scan line driver circuit and supply of a selection signal to scan lines are controlled independently of each other.例文帳に追加

走査線駆動回路が有するシフトレジスタにおける選択信号のシフトと、走査線に対する選択信号の供給とを独立に制御する。 - 特許庁

To increase a writing margin in relation to data writing of a next cycle at the time of the shift to a non-selection state of a selection gate line of an active matrix type display device.例文帳に追加

アクティブマトリクス型表示装置において、選択ゲート線の非選択状態移行時次のサイクルのデータ書込に対する書込マージンを大きくする。 - 特許庁

The pseudo voltage stored in a floating wiring capacitor of a non-selected bit selection line (108) and word selection lines (104, 106) is limited by a diode (110) and is discharged.例文帳に追加

選択されていないビット選択線(108)とワード選択線(104,106)の浮遊配線容量に蓄積する偽の電圧は、ダイオード(110)により制限されて放電される。 - 特許庁

The selection part selects the raster image of the proper line thinning amount from the image memory in each pixel, and outputs a selection result thereof to a control part.例文帳に追加

選択部は、展開されたタグに基づいて、画素毎に画像メモリから適切な細線化量のラスタイメージを選択し、その選択結果を制御部へ出力する。 - 特許庁

To provide a communication system for decreasing a selection time in the case of carrying out selection processing of a polling line and transmitting / receiving a polling signal without interrupting data communication.例文帳に追加

ポーリング用回線の選択処理を行う際に、選択時間を短くするとともに、データ通信を中断することなく、ポーリング信号の送受信を行う。 - 特許庁

To use a negative voltage in a non-selection word line in order to minimize a program disturbance (phenomenon that content of non-selection bit changes at the programming).例文帳に追加

プログラムディスターブ（プログラム時に非選択ビットの内容が変化してしまうこと）を最小にするために、非選択ワード線に対して負電圧を使用する。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

The selection transistor SGS is connected between the other end of the memory cell group and a source line SL, and has a gate length shorter than that of the selection transistor SGD.例文帳に追加

選択トランジスタＳＧＳはメモリセル群の他端とソース線ＳＬ間に接続され、選択トランジスタＳＧＤのゲート長より短いゲート長を有する。 - 特許庁

The winnower connection line D is positioned between the selection part machine wall 25 of the selection part structure 28 and the winnower case body 41 of the winnower body structure 45.例文帳に追加

唐箕連結線Ｄは、選別部構造体２８の選別部機壁２５と、唐箕本体構造体４５の唐箕ケース本体４１の間に位置している。 - 特許庁

Here, a 25th selection switch 70 is used to connect outputs of adjacent selection switches in adjacent blocks to one signal line D25.例文帳に追加

ここで、２５番目の選択スイッチ７０が用いられ、隣接するブロックにおいて隣接する選択スイッチの出力が１本の信号線Ｄ２５に接続される。 - 特許庁

The nonvolatile memory element is provided with a string selection transistor, a plurality of memory transistors and a ground selection transistor between a bit line and a common source line, and is capable of erasing data in the plurality of memory transistors by applying an erasing voltage to the bit line or the common source line.例文帳に追加

本発明は、ビットラインと共通ソースラインとの間にストリング選択トランジスタ、複数のメモリトランジスタ及び接地選択トランジスタを備え、ビットラインまたは共通ソースラインに消去電圧を印加して、複数のメモリトランジスタのデータを消去できる不揮発性メモリ素子である。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

One bit line is selected in parallel from each of the first and the second bit line groups, a bit line of a non-selection state adjacent to the selected bit line is clamped to a reference potential, while at least one of bit lines of a residual non-selection state is made a floating state.例文帳に追加

第１および第２のビット線群のそれぞれから１つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。 - 特許庁

When the channel selection right table TA includes ID of a channel selection request client or an idle line, the channel selection managing part 104 instructs an outer interface 102 to input video sound information SAV from the target channel by a channel selection control signal CS.例文帳に追加

チャネル選択権テーブルTAがチャネル選択要求クライアントのＩＤ又は空行を含む時、チャネル選択管理部104は目標チャネルからの映像音声情報SAVの入力をチャネル選択制御信号CSにより外部インタフェース102へ指示する。 - 特許庁

An interconnection 12 to be a global data line is connected to a local data line formed in a p-type well region 3 via a selection transistor ST1.例文帳に追加

グローバルデータ線となる配線１２とｐ型ウェル領域３内に形成されるローカルデータ線とを選択トランジスタＳＴ１を介して接続する。 - 特許庁

A semiconductor device 10 comprises a plurality of bit line groups whose connections with local IO lines are controlled by a same column selection signal line.例文帳に追加

半導体装置１０は、同一のカラム選択信号線によりローカルＩＯ線との接続を制御されるビット線グループを複数備える。 - 特許庁

The pixel circuit PBa for detection includes selection transistors qB (qB1, qB2) electrically conducting a signal line 14 and the wiring 52 when a scanning line 12 is selected.例文帳に追加

検出用画素回路ＰBaは、信号線１４と配線５２とを走査線１２の選択時に導通させる選択トランジスタｑB（ｑB1，ｑB2）を含む。 - 特許庁

Further, the selection part 110 selects an LTS arrangement based on the transmission line characteristics derived by the transmission line characteristics acquisition part 114.例文帳に追加

さらに選択部１１０は、伝送路特性取得部１１４で導出した無線伝送路の特性にもとづいて、ＬＴＳの配置を選択する。 - 特許庁

Press and hold Alt-Shift, then press either the Up or Downcursor keys to move the current line or selection above or below the original line.例文帳に追加

Alt-Shift キーを押したまま上矢印キーまたは下矢印キーを押すと、現在の行または選択範囲が、元の行の上または下に移動します。 - NetBeans

The gate wirings (PGo, PGe) of the selection transistors of the memory cells are arranged corresponding to each memory cell line.例文帳に追加

メモリセルの選択トランジスタのゲート配線（ＰＧｏ，ＰＧｅ）は、各メモリセル行に対応して配置される。 - 特許庁