「lio」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To one local input-output line pair LIO, a plurality of bit line pairs is commonly connected.例文帳に追加

１つのローカル入出力線対ＬＩＯには複数のビット線対が共通に接続される。 - 特許庁

By changing a connection from a sense amplifier to a local IO (LIO) and a connection from the LIO to a main IO (MIO), the semiconductor memory device, which can change the page size by the aluminum master slice method, is obtained.例文帳に追加

センスアンプからローカルアイオー（ＬＩＯ）の接続、ＬＩＯからメインアイオー（ＭＩＯ）の接続を変更することで、アルミマスタースライス方式によるページサイズ変更可能な半導体記憶装置が得られる。 - 特許庁

Since column selection gate 27 passes through only a [L] level signal, when the selected plurality of memory cells MC include a defective memory cell MC, local IO lines LIO, /LIO are both made to a [L] level.例文帳に追加

列選択ゲート２７は「Ｌ」レベルの信号のみを通過させるので、選択した複数のメモリセルＭＣが不良メモリセルＭＣを含む場合はローカルＩＯ線ＬＩＯ，／ＬＩＯがともに「Ｌ」レベルになる。 - 特許庁

Even if the wiring length of the input/output line becomes longer and resistance and capacitance become larger or the amplitude of the input/output lines LIO and /LIO becomes smaller, stable and speedy writing operation of storage data is enabled.例文帳に追加

入出力線の配線長が長くなり抵抗値や容量値が大きくなった場合や入出力線ＬＩＯ、／ＬＩＯの振幅が小さくなった場合でも、安定して記憶データの高速な書込動作が可能となる。 - 特許庁

LYSW 20_1 to 20_4 perform connection control between bit lines (BLT/BLB) and local I/O lines (LIO).例文帳に追加

ＬＹＳＷ２０_1〜２０_4は、ビット線（ＢＬＴ／ＢＬＢ）とローカルＩ／Ｏ線（ＬＩＯ）との間を接続制御を行っている。 - 特許庁

The data path 300 includes a local input/output (LIO) line 316 and a global input/output (GIO) line 350.例文帳に追加

データ経路３００はローカル入出力（ＬＩＯ）ライン３１６およびグローバル入出力（ＧＩＯ）ライン３５０を含む。 - 特許庁

In this DRAM, a sub amplifier SAP is provided at a crossing point between a global input/output line pair GIO and a local input/output line pair LIO.例文帳に追加

このＤＲＡＭでは、グローバル入出力線対ＧＩＯとローカル入出力線対ＬＩＯとの交点にサブアンプＳＡＰを設ける。 - 特許庁

A dummy bit line sense amplifier area DUMMY BL S/A which is capable of dividing local input/output lines LIO and LIOB is provided in a bit line sense amplifier area 24 to enable to divide the local input/output lines LIO and LIOB by the bit line sense amplifier area 24.例文帳に追加

ローカル入出力ラインＬＩＯ，ＬＩＯＢを分割できるダミービットラインセンス増幅器領域ＤＵＭＭＹ ＢＬ Ｓ／Ａをビットラインセンス増幅器領域２４に設けて、ビットラインセンス増幅器領域２４でローカル入出力ラインＬＩＯ，ＬＩＯＢを分割できるようにする。 - 特許庁

At read, data lines LIO and LIOr are connected respectively to a selection memory cell and the dummy cell, and an operation current of a differential amplifier 60 is caused to flow.例文帳に追加

データ読出時に、データ線ＬＩＯおよびＬＩＯｒは、選択メモリセルおよびダミーセルとそれぞれ接続されて、差動増幅器６０の動作電流を流される。 - 特許庁

Switching elements 30 which connect the global input-output line pairs GIO to local input-output line pairs LIO are scatteredly arranged on sense amplifier areas 22.例文帳に追加

グローバル入出力線対ＧＩＯとローカル入出力線対ＬＩＯを接続するスイッチング素子３０はセンスアンプ領域２２上に分散して配置される。 - 特許庁

Further, after that, when writing is performed, writing is performed in the sense amplifier SA from signal lines LIO, RIO being I/O lines, writing is not performed for the memory cell.例文帳に追加

さらにその後、ライトを行う場合は、Ｉ／Ｏ線である信号線ＬＩＯ、ＲＩＯからセンスアンプＳＡに書き込みが行われ、メモリセルには書き込みを行わない。 - 特許庁

During a circuit state in which the transistor Q10 is not utilized, first and second voltage levels that are close to the second logic level are supplied to the output node NS and the local input/output line LIO.例文帳に追加

トランジスタＱ１０を利用しない回路状態時に、第２の論理レベルに近い第１及び第２の電圧レベルが出力ノードＮＳ及びローカル入出力線ＬＩＯに供給される。 - 特許庁

The sub-amplifier region provided with a plurality of sub-amplifiers connected to sense amplifier sets arranged at divided two memory regions through LIO and a sub-amplifier control circuit controlling these sub-amplifiers.例文帳に追加

サブアンプ領域は、分割された２つのメモリ領域に配置されたセンスアンプセットにＬＩＯを介して接続された複数のサブアンプと、これらサブアンプを制御するサブアンプ制御回路とを備えている。 - 特許庁

Such a columnar circuit is provided for instance that a signal read out to a local input/output line LIO from a sense amplifier array SAA is amplified by sub-amplifiers and transferred to a main input/output line MIO.例文帳に追加

例えば、センスアンプアレイＳＡＡからローカル入出力線ＬＩＯに読み出された信号をサブアンプＳＡＭＰで増幅し、メイン入出力線ＭＩＯに転送するようなカラム系回路を備える。 - 特許庁

In the semiconductor device according to the present invention, a floating body transistor Q10 is provided between an output node NS of a sense amplifier (a first circuit node) and a local input/output line LIO (a second circuit node).例文帳に追加

本発明の半導体装置において、フローティングボディ型のトランジスタＱ１０は、センスアンプの出力ノードＮＳ（第１の回路ノード）とローカル入出力線ＬＩＯ（第２の回路ノード）との間に挿入されている。 - 特許庁

A source follower circuit 325 includes first and second NMOS 334A, 334B having drains connected to first and second signal lines 352A, 352B of the GIO and gates connected to first and second signal lines 318A, 318B of the LIO.例文帳に追加

ソースフォロワ回路３２５は、ＧＩＯの第１、第２の信号ライン３５２Ａ、３５２Ｂに接続されたドレイン、およびＬＩＯの第１、第２の信号ライン３１８Ａ、３１８Ｂに接続されたゲートを有する第１、第２のＮＭＯＳ３３４Ａ、３３４Ｂを含む。 - 特許庁

A semiconductor device of the present invention comprises a sense amplifier 20, a lead amplifier 21, a floating body type transistor QF, a local input output line LIO and a main input output line MIO that form a transmission circuit between them, transistors Q10, Q12, and Q14 serving as switches, and transistors Q11 and Q13 serving as pre-charge circuits.例文帳に追加

本発明の半導体装置は、センスアンプ２０と、リードアンプ２１と、フローティングボディ型のトランジスタＱＦとを備えるとともに、その間の伝送回路を構成するローカル入出力線ＬＩＯ、メイン入出力線ＭＩＯ、スイッチであるトランジスタＱ１０、Ｑ１２、Ｑ１４及びプリチャージ回路であるトランジスタＱ１１、Ｑ１３を備えて構成される。 - 特許庁

Offset depending on voltage difference between offset control voltage Vofd and Vofr from a voltage generating circuit 55 and 56 is given to through current of the data line LIO and LIOr, a reference current Iref passing through the dummy cell is set at an intermediate level of levels of two kinds corresponding to stored data of a data read current Idat passing through the selection memory cell.例文帳に追加

電圧発生回路５５および５６からのオフセット制御電圧ＶｏｆｄおよびＶｏｆｒの電圧差に応じたオフセットがデータ線ＬＩＯおよびＬＩＯｒの通過電流間に与えられて、ダミーセルを通過する基準電流Ｉｒｅｆは、選択メモリセルを通過するデータ読出電流Ｉｄａｔの記憶データに応じた２種類のレベルの中間レベルに設定される。 - 特許庁