spare lineとは 意味・読み方・使い方

Moreover, a ground line 82 is provided at the input side of the output buffer 46 of the spare wiring buffer circuit B1 and the ground line 82 is to be cut off when the spare line is connected to the signal line.例文帳に追加

そして、この該予備配線バッファ回路Ｂ１の出力バッファ４６の入力側には、接地ライン８２が設けられ、該接地ライン８２は、予備回線接続時に切断される。 - 特許庁

The defective column selecting line and the prescribed spare column selecting line are activated simultaneously.例文帳に追加

前記不良カラム選択ライン及び前記所定のスペアカラム選択ラインは同時に活性化される。 - 特許庁

To stably perform sense operation, even when a defective normal word line replaced by a spare word line is short-circuited with a bit line.例文帳に追加

スペアワード線に置換された不良ノーマルワード線がビット線とショートしている場合でも、安定してセンス動作を行う。 - 特許庁

Charge distribution of the signal wiring line repaired by using the spare wiring line having high load as compared with the source bus wiring line is performed by providing a charge distribution means on the source bus wiring line also at the signal line repaired by using the spare wiring line connected to the spare driving buffer at the time of charge distribution and low power consumption can be attained.例文帳に追加

電荷配分時に予備の駆動バッファに接続された予備の配線で修復された信号線にもソースバス配線との電荷配分手段を備えることにより、ソースバス配線に比べ高負荷である予備の配線で修復された信号線の電荷配分も行われ、低消費電力化を図ることが可能となる。 - 特許庁

The spare wirings 28 and 29 cross each source bus line 27 in an insulated state.例文帳に追加

各予備配線２８，２９は、各ソースバスライン２７に絶縁状態で交差する。 - 特許庁

A main TFT 10 and a spare TFT 20 exist on a scan line 300.例文帳に追加

走査線３００上に主ＴＦＴ１０と予備ＴＦＴ２０が存在している。 - 特許庁

A defective column selecting line in the prescribed input output block is replaced by not only a spare column selecting line in the self-input-output block but a spare column selecting line in adjacent input output block.例文帳に追加

所定の入出力ブロック内の不良カラム選択ラインは自分の入出力ブロック内のスペアカラム選択ラインだけではなく、隣り合う入出力ブロック内のスペアカラム選択ラインにも取り替えられる。 - 特許庁

A shifter circuit 10B saves a defective spare memory cell by controlling a connection relation among a bit line BLN, a spare bit line BLSO and a bit line BLQ according to control signals SB0 to SB3 generated from a low order address FB<1:0> for specifying a bit line BLN1 including a defective spare memory cell SMCB and a spare column enable signal FBE.例文帳に追加

シフタ回路１０Ｂは、不良スペアメモリセルＳＭＣＢを含むビット線ＢＬＮ１を特定する下位アドレスＦＢ＜１：０＞とスペアカラムイネーブル信号ＦＢＥとから生成された制御信号ＳＢ０〜ＳＢ３に応じてビット線ＢＬＮおよびスペアビット線ＢＬＳ０とビット線ＢＬＱとの接続関係を制御することによって、不良スペアメモリセルの救済を行なう。 - 特許庁